स्ट्रीमिंग FFT कार्यान्वयन रेडिक्स-22 का समर्थन करता है
डेसिमेशन-इन-फ़्रीक्वेंसी ट्रांसफ़ॉर्म। स्ट्रीमिंग FFT का उपयोग करने के लिए, अनुसरण करें
इन चरणों का पालन करें:

इनपुट अनुक्रम X(0), X(1),…, X(N-1) को आरंभ करें।
रूपांतरण आकार और बिंदु कॉन्फ़िगर करें.
आवश्यकतानुसार अग्रवर्ती या व्युत्क्रम FFT ऑपरेशन निष्पादित करें।
आउटपुट अनुक्रम से परिवर्तित डेटा पुनः प्राप्त करें.

सामान्य प्रश्न

प्रश्न: कौन से रूपांतरण आकार समर्थित हैं?

उत्तर: CoreFFT 32, 64, 128, 256, के रूपांतरण आकारों का समर्थन करता है।
512, 1024, 2048, 4096, 8192, और 16384.

प्रश्न: इनपुट डेटा प्रारूप क्या है?

उत्तर: इनपुट डेटा प्रारूप दो का पूरक है।

प्रश्न: क्या CoreFFT फॉरवर्ड और इनवर्स FFT का समर्थन करता है?
संचालन?

उत्तर: हां, CoreFFT फॉरवर्ड और इनवर्स FFT दोनों का समर्थन करता है
संचालन.

View Fullscreen

कोरएफएफटी v8.0
CoreFFT उपयोगकर्ता गाइड
परिचय
फास्ट फूरियर ट्रांसफॉर्म (FFT) कोर असतत फूरियर ट्रांसफॉर्म की गणना के लिए कुशल कूली-टर्की एल्गोरिदम को लागू करता है। CoreFFT का उपयोग डिजिटल संचार, ऑडियो, माप, नियंत्रण और बायोमेडिकल जैसे अनुप्रयोगों की एक विस्तृत श्रृंखला में किया जाता है। CoreFFT अत्यधिक पैरामीटराइज़ेबल, क्षेत्र-कुशल और उच्च प्रदर्शन MACC-आधारित FFT प्रदान करता है। कोर वेरिलॉग और VHDL भाषाओं में ट्रांसफॉर्म के रजिस्टर ट्रांसफर लेवल (RTL) कोड के रूप में उपलब्ध है। समीकरण 1. अनुक्रम x(2), x(0),…, x(N-1) का N-पॉइंट फ़ॉरवर्ड FFT (N 1 की घात है) जहाँ, k = 0, 1… N-1
समीकरण 2. अनुक्रम X(2), X(0),…, X(N-1) का N-बिंदु व्युत्क्रम FFT (N, 1 की घात है) जहाँ, n = 0, 1… N-1
महत्वपूर्ण: व्युत्क्रम FFT निष्पादित करते समय, कोर EQ 2 के N द्वारा विभाजन को लागू नहीं करता है (क्योंकि दो की घात से विभाजन तुच्छ है)।
निम्न चित्र एक FFT आधारित प्रणाली को दर्शाता है जिसमें एक डेटा स्रोत, FFT मॉड्यूल और एक डेटा सिंक शामिल है, जो परिवर्तित डेटा प्राप्तकर्ता है। चित्र 1. FFT-आधारित प्रणाली उदाहरणample

विशेषताएँ
CoreFFT रेडिक्स-2 डेसिमेशन-इन-टाइम इन-प्लेस FFT और रेडिक्स-22 डेसिमेशन-इन-फ़्रीक्वेंसी स्ट्रीमिंग FFT ट्रांसफ़ॉर्म कार्यान्वयन का समर्थन करता है। निम्न तालिका प्रत्येक कार्यान्वयन के लिए मुख्य विशेषताओं को सूचीबद्ध करती है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 1

कोरएफएफटी v8.0

तालिका 1. मुख्य विशेषताएं समर्थन

फ़ीचर आकार, बिंदु बदलें

जगह में

स्ट्रीमिंग

32, 64, 128, 256, 512, 1024, 2048, 16, 32, 64, 128, 256, 512, 1024,

4096, 8192, और 16384.

2048, और 4096

नोट: 16384-pt FFT RTG4TM, PolarFire® पर समर्थित है,

और केवल पोलारफायर एसओसी भाग।

फॉरवर्ड और इनवर्स एफएफटी

हाँ

इनपुट डेटा बिट चौड़ाई

ट्विडल फैक्टर बिट चौड़ाई

इनपुट/आउटपुट डेटा प्रारूप

दो का अनुपूरण

प्राकृतिक आउटपुटampले आदेश

हाँ

सशर्त ब्लॉक फ़्लोटिंग पॉइंट

हाँ

स्केलिंग

पूर्व-निर्धारित स्केलिंग शेड्यूल या नहीं कोई स्केलिंग नहीं

वैकल्पिक न्यूनतम या बफर्ड मेमोरी हाँ कॉन्फ़िगरेशन

एम्बेडेड RAM-ब्लॉक आधारित ट्विडल हां लुक-अप टेबल (LUT)

ट्विडल LUT को रिफ्रेश करने के लिए समर्थन हाँ

उपयोगकर्ता सर्किटरी के लिए आसान हां इंटरफ़ेस की सुविधा के लिए हैंडशेक सिग्नल

AXI4 स्ट्रीमिंग इंटरफ़ेस

नहीं

रन-टाइम फ़ॉरवर्ड/इनवर्स ट्रांसफ़ॉर्म कोई कॉन्फ़िगरेशन नहीं

हाँ 8 32 दो का पूरक वैकल्पिक नहीं
हाँ
नहीं
हाँ
नहीं हां
हां हां

समर्थित परिवार
CoreFFT निम्नलिखित FPGA परिवारों का समर्थन करता है। · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
डिवाइस का उपयोग और प्रदर्शन
CoreFFT को SmartFusion2 M2S050 डिवाइस में स्पीड ग्रेड -1 और PolarFire MPF300 में स्पीड ग्रेड -1 का उपयोग करके लागू किया गया है। कार्यान्वयन डेटा का सारांश 6. परिशिष्ट A: इन-प्लेस FFT डिवाइस उपयोग और प्रदर्शन और 7. परिशिष्ट B: स्ट्रीमिंग FFT डिवाइस उपयोग और प्रदर्शन में दिया गया है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 2

कोरएफएफटी v8.0
विषयसूची
परिचय…………………………………………………………………………………………………………………………………..1 विशेषताएं……………………………………………………………………………………………………………….. 1 समर्थित परिवार………………………………………………………………………………………………………… 2 डिवाइस उपयोग और प्रदर्शन………………………………………………………………………………………….. 2
1. कार्यात्मक विवरण ……………………………………………………………………………………………………………..4 1.1. आर्किटेक्चर विकल्प …………………………………………………………………………………………………………4 1.2. इन-प्लेस एफएफटी ……………………………………………………………………………………………………………………4 1.3. इन-प्लेस मेमोरी बफ़र्स ………………………………………………………………………………………………..5 1.4. स्ट्रीमिंग एफएफटी …………………………………………………………………………………………………………….. 7
2. इंटरफ़ेस ………………………………………………………………………………………………………………………………………… 12 2.1. इन-प्लेस एफएफटी ……………………………………………………………………………………………………………….12 2.2. स्ट्रीमिंग एफएफटी ………………………………………………………………………………………………………… 14
3. टाइमिंग डायग्राम्स…………………………………………………………………………………………………………..२० ३.१. इन-प्लेस एफएफटी………………………………………………………………………………………………………….२० ३.२. स्ट्रीमिंग एफएफटी……………………………………………………………………………………………………………२१
4. टूल फ्लो ………………………………………………………………………………………………………………………….. 23 4.1. लाइसेंस ………………………………………………………………………………………………………………………… 23 4.2. स्मार्टडिजाइन में कोरएफएफटी कॉन्फ़िगर करना …………………………………………………………………………. 23 4.3. सिमुलेशन फ्लो ………………………………………………………………………………………………………… 24 4.4. डिज़ाइन बाधाएँ ………………………………………………………………………………………………………… 25 4.5. लिबरो एसओसी में संश्लेषण ………………………………………………………………………………………………. 25 4.6. लिबरो एसओसी में प्लेस-एंड-रूट ……………………………………………………………………………………..25
5. सिस्टम एकीकरण 26. इन-प्लेस एफएफटी 5.1. स्ट्रीमिंग एफएफटी 26. स्ट्रीमिंग एफएफटी 5.2. स्ट्रीमिंग एफएफटी 26. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. इन-प्लेस एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX. स्ट्रीमिंग एफएफटी XNUMX ...
6. परिशिष्ट ए: इन-प्लेस एफएफटी डिवाइस उपयोग और प्रदर्शन……………………………………………………28
7. परिशिष्ट बी: स्ट्रीमिंग एफएफटी डिवाइस उपयोग और प्रदर्शन ……………………………………………………30
8. संशोधन इतिहास………………………………………………………………………………………………………………………… 32
माइक्रोचिप FPGA समर्थन………………………………………………………………………………………………………………34
माइक्रोचिप जानकारी…………………………………………………………………………………………………………………….. 34 माइक्रोचिप Webसाइट…………………………………………………………………………………………………………..34 उत्पाद परिवर्तन अधिसूचना सेवा…………………………………………………………………………………..34 ग्राहक सहायता………………………………………………………………………………………………………… 34 माइक्रोचिप डिवाइस कोड सुरक्षा सुविधा………………………………………………………………………..34 कानूनी नोटिस………………………………………………………………………………………………………… 35 ट्रेडमार्क……………………………………………………………………………………………………………………..35 गुणवत्ता प्रबंधन प्रणाली…………………………………………………………………………………..36 विश्वव्यापी बिक्री और सेवा………………………………………………………………………………………………….37

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 3

कोरएफएफटी v8.0
कार्यात्मक विवरण
1. कार्यात्मक विवरण
यह अनुभाग CoreFFT के कार्यात्मक विवरण का वर्णन करता है।
1.1 वास्तुकला विकल्प
उपयोगकर्ता कॉन्फ़िगरेशन के आधार पर, CoreFFT निम्नलिखित रूपांतरण कार्यान्वयनों में से एक उत्पन्न करता है: · इन-प्लेस FFT · स्ट्रीमिंग FFT
1.2 इन-प्लेस एफएफटी
आर्किटेक्चर विकल्प N जटिल डेटा का एक फ्रेम लोड करता हैampयह अपने इन-प्लेस RAM में फ़ाइलों को संग्रहीत करता है और उन्हें एकल रेडिक्स-2 प्रोसेसर का उपयोग करके क्रमिक रूप से संसाधित करता है। यह प्रत्येक फ़ाइल के परिणामों को संग्रहीत करता हैtagइन-प्लेस रैम में। इन-प्लेस FFT स्ट्रीमिंग FFT की तुलना में कम चिप संसाधन लेता है, लेकिन परिवर्तन का समय अधिक होता है। निम्न चित्र इन-इलाइस परिवर्तन का एक कार्यात्मक आरेख दिखाता है। चित्र 1-1. इन-प्लेस रेडिक्स-2 FFT कार्यात्मक ब्लॉक आरेख (न्यूनतम विन्यास)

इनपुट और आउटपुट डेटा को 2 * WIDTH-बिट शब्दों के रूप में दर्शाया जाता है जिसमें वास्तविक और काल्पनिक भाग शामिल होते हैं। दोनों भाग WIDTH बिट्स की दो पूरक संख्याएँ हैं। मॉड्यूल N जटिल शब्दों के फ्रेम आकार वाले डेटा के फ़्रेम (बर्स्ट) को प्रोसेस करता है। प्रोसेस किए जाने वाले फ़्रेम को इन-प्लेस मेमोरी में लोड किया जाता है। मेमोरी में दो समान RAM ब्लॉक होते हैं, जिनमें से प्रत्येक N/2 जटिल शब्दों को संग्रहीत करने में सक्षम होता है। इन-प्लेस मेमोरी डबल बैंडविड्थ का समर्थन करती है। यह एक ही समय में दो जटिल शब्दों को पढ़ और लिख सकता है। एक बार N जटिल डेटा sampफ़ाइलें मेमोरी में लोड हो जाती हैं, FFT संगणना स्वचालित रूप से शुरू हो जाती है, और संगणनाओं के लिए इन-प्लेस मेमोरी का उपयोग किया जाता है।
इन-प्लेस FFT कम्प्यूटेशनल प्रक्रिया s के अनुक्रम में होती हैtages की संख्या के साथtages बराबर log2N. हर सेकंड परtagFFT डेटा प्रोसेसिंग के दौरान, रेडिक्स-2 बटरफ्लाई इन-प्लेस मेमोरी में संग्रहीत सभी डेटा को एक बार में दो जटिल शब्दों में पढ़ता है। रीड एड्रेस जनरेटर (चित्र 1-1 में नहीं दिखाया गया) के साथ रीड स्विच बटरफ्लाई को FFT एल्गोरिदम द्वारा आवश्यक क्रम में संग्रहीत डेटा प्राप्त करने में मदद करता है। डेटा के अलावा, बटरफ्लाई ट्विडल LUT से ट्विडल कारक (साइन/कोसाइन गुणांक) प्राप्त करता है। बटरफ्लाई राइट स्विच के माध्यम से इन-प्लेस मेमोरी में मध्यवर्ती परिणाम लिखता है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 4

कोरएफएफटी v8.0
कार्यात्मक विवरण
अंतिम कम्प्यूटेशनल परीक्षण के बादtagई, इन-प्लेस मेमोरी पूरी तरह से रूपांतरित डेटा को संग्रहीत करती है। मॉड्यूल एक बार में एक शब्द, एक एन-वर्ड रूपांतरित डेटा फ़्रेम को बाहर निकालता है, बशर्ते कि सिग्नल READ_OUTP सक्रिय हो। CoreFFT FFT एल्गोरिदम द्वारा आवश्यक ट्विडल कारकों की गणना करता है और उन्हें ट्विडल LUT में लिखता है। यह स्वचालित रूप से पावर-ऑन पर होता है जब एसिंक्रोनस ग्लोबल रीसेट NGRST का दावा किया जाता है।

1.3
1.3.1

इन-प्लेस मेमोरी बफ़र्स
यह अनुभाग CoreFFT के इन-प्लेस मेमोरी बफ़र्स का वर्णन करता है।
न्यूनतम विन्यास चित्र 1-1 में दिखाए गए अनुसार न्यूनतम विन्यास FFT को पूरा करने के लिए पर्याप्त है क्योंकि इसमें FFT एल्गोरिथम द्वारा आवश्यक इन-प्लेस RAM है। लेकिन न्यूनतम विन्यास हर समय प्रोसेसिंग इंजन का उपयोग नहीं करता है। इसके विपरीत, जब डेटा को इन-प्लेस मेमोरी में लोड किया जाता है, या परिवर्तित डेटा को पढ़ा जाता है, तो बटरफ्लाई निष्क्रिय रहती है। निम्न चित्र FFT चक्र समयरेखा दिखाता है। चक्र में निम्नलिखित तीन चरण होते हैं:
· इन-प्लेस RAM में एक नया इनपुट डेटा फ़्रेम डाउनलोड करें · वास्तविक परिवर्तन करें · इन-प्लेस RAM को खाली करने के लिए परिवर्तन परिणाम अपलोड करें
चित्र 1-2. न्यूनतम कॉन्फ़िगरेशन इन-प्लेस FFT चक्र

1.3.2

न्यूनतम कॉन्फ़िगरेशन में, बटरफ़्लाई केवल गणना चरण के दौरान ही चलती है। जब डेटा बर्स्ट दर अनुमति देती है, तो न्यूनतम कॉन्फ़िगरेशन सबसे अच्छा डिवाइस संसाधन उपयोग प्रदान करता है। विशेष रूप से, यह RAM ब्लॉक की एक महत्वपूर्ण संख्या को बचाता है।
बफ़र्ड कॉन्फ़िगरेशन बटरफ़्लाई उपयोग में सुधार करने और परिणामस्वरूप औसत परिवर्तन समय को कम करने के लिए, अतिरिक्त मेमोरी बफ़र्स का उपयोग किया जा सकता है। निम्न चित्र बफ़र्ड FFT ब्लॉक आरेख दिखाता है।
चित्र 1-3. बफर्ड FFT ब्लॉक आरेख

बफर्ड विकल्प में दो समान इन-प्लेस मेमोरी बैंक होते हैं जो एक पिंग-पोंग बफर और एक आउटपुट बफर को कार्यान्वित करते हैं। प्रत्येक बैंक N जटिल शब्दों को संग्रहीत करने और एक समय में दो जटिल शब्दों को पढ़ने में सक्षम है। कोर स्टेट मशीन पिंग-पोंग स्विचिंग को नियंत्रित करती है, ताकि डेटा स्रोत केवल उस बफर को देखे जो नया डेटा स्वीकार करने के लिए तैयार हो। जो बफर नया डेटा स्वीकार नहीं करता है, उसे FFT इंजन द्वारा इन-प्लेस RAM के रूप में उपयोग किया जाता है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 5

कोरएफएफटी v8.0
कार्यात्मक विवरण
पिंग-पोंग बफरिंग आर्किटेक्चर FFT इंजन की दक्षता को बढ़ाता है। जब दो इनपुट बैंकों में से एक वर्तमान FFT गणना में शामिल होता है, तो दूसरा अगले इनपुट डेटा फ़्रेम को डाउनलोड करने के लिए उपलब्ध होता है। नतीजतन, FFT इंजन इनपुट बफर को भरने के लिए नए डेटा की प्रतीक्षा में निष्क्रिय नहीं रहता है। डेटा स्रोत के दृष्टिकोण से, कोर FFT गणना अवधि के भीतर कहीं भी डेटा बर्स्ट प्राप्त कर सकता है। जब इंजन ने वर्तमान डेटा फ़्रेम को संसाधित करना समाप्त कर दिया है और इनपुट बफर बैंक को दूसरे डेटा फ़्रेम से भर दिया गया है, तो स्टेट मशीन पिंग-पोंग बैंकों को स्वैप करती है, और वैकल्पिक मेमोरी बैंकों पर डेटा लोड और गणना जारी रहती है।
आखिरी एसtagFFT गणना का एक भाग आउट-ऑफ-प्लेस योजना का उपयोग करता है। FFT इंजन इन-प्लेस मेमोरी से मध्यवर्ती डेटा पढ़ता है लेकिन अंतिम परिणाम को आउटपुट डेटा बफर में लिखता है। अंतिम परिणाम आउटपुट बफर में तब तक रहते हैं जब तक कि FFT इंजन उन्हें अगले डेटा फ़्रेम के परिणामों से बदल नहीं देता। डेटा प्राप्तकर्ता के दृष्टिकोण से, आउटपुट डेटा अंतिम FFT को छोड़कर किसी भी समय पढ़ने के लिए उपलब्ध हैtage.
बफर्ड कॉन्फ़िगरेशन FFT चक्र निम्नलिखित चित्र में दिखाया गया है।
चित्र 1-4. बफर्ड कॉन्फ़िगरेशन FFT चक्र

1.3.3

प्रत्येक सेकंड पर परिमित शब्द लंबाई पर विचारtagइन-प्लेस एफएफटी एल्गोरिथ्म के अनुसार, तितली दो सेकंड लेती हैampइन-प्लेस मेमोरी से फ़ाइलें निकालता है और दो संसाधित फ़ाइलें लौटाता हैampसमान मेमोरी स्थानों पर ले जाता है। बटरफ्लाई गणना में जटिल गुणन, जोड़ और घटाव शामिल है। लौटने वाले परिणामamples में s की तुलना में बड़ी डेटा चौड़ाई हो सकती हैampमेमोरी से डेटा उठाया जाता है। यह सुनिश्चित करने के लिए सावधानी बरतनी चाहिए कि डेटा ओवरफ्लो न हो।
अतिप्रवाह के जोखिम से बचने के लिए, कोर निम्नलिखित तीन तरीकों में से एक का उपयोग करता है:
· इनपुट डेटा स्केलिंग · बिना शर्त ब्लॉक फ़्लोटिंग-पॉइंट स्केलिंग · सशर्त ब्लॉक फ़्लोटिंग-पॉइंट स्केलिंग
इनपुट डेटा स्केलिंग: इनपुट डेटा स्केलिंग के लिए इनपुट डेटा को पहले से लंबित करना आवश्यक हैampपर्याप्त अतिरिक्त साइन बिट्स वाले लेस, जिन्हें गार्ड बिट्स कहा जाता है। N-पॉइंट FFT के लिए अधिकतम संभव बिट वृद्धि की भरपाई के लिए आवश्यक गार्ड बिट्स की संख्या log2N + 1 है। उदाहरण के लिएampले, हर इनपुट एसamp256-पॉइंट FFT के ले में नौ गार्ड बिट्स होने चाहिए। ऐसी तकनीक प्रभावी FFT बिट रिज़ॉल्यूशन को बहुत कम कर देती है।
बिना शर्त ब्लॉक फ्लोटिंग-पॉइंट स्केलिंग: FFT बिट वृद्धि की भरपाई करने का दूसरा तरीका प्रत्येक सेकंड में डेटा को दो के कारक से कम करना है।tagई. परिणामस्वरूप, अंतिम FFT परिणाम 1/N के कारक से कम हो जाते हैं। इस दृष्टिकोण को बिना शर्त ब्लॉक फ़्लोटिंग-पॉइंट स्केलिंग कहा जाता है।
पहले चरण में ओवरफ्लो को रोकने के लिए इनपुट डेटा को दो गुना कम करना आवश्यक है।tagई. लगातार बारिश में ओवरफ्लो को रोकने के लिएtagतों, कोर हर पिछले एस के परिणामों को कम कर देता हैtagडेटा के पूरे ब्लॉक को स्थानांतरित करके दो के कारक से ई (वर्तमान एस के सभी परिणाम)tagई) दाईं ओर एक बिट। FFT गणना में बिट शिफ्टिंग के कारण डेटा द्वारा खोए गए बिट्स की कुल संख्या log2N है।
बिना शर्त ब्लॉक फ़्लोटिंग-पॉइंट के परिणामस्वरूप इनपुट डेटा स्केलिंग में समान संख्या में बिट्स खो जाते हैं। हालाँकि, यह अधिक सटीक परिणाम देता है, क्योंकि FFT इंजन अधिक सटीक इनपुट डेटा के साथ शुरू होता है।
कंडीशनल ब्लॉक फ्लोटिंग-पॉइंट स्केलिंग: कंडीशनल ब्लॉक फ्लोटिंग-पॉइंट स्केलिंग में, डेटा तभी शिफ्ट होता है जब बिट ग्रोथ वास्तव में होती है। यदि एक या अधिक बटरफ्लाई आउटपुट बढ़ते हैं, तो डेटा का पूरा ब्लॉक दाईं ओर शिफ्ट हो जाता है। कंडीशनल ब्लॉक फ्लोटिंग-पॉइंट मॉनिटर ग्रोथ के लिए हर बटरफ्लाई आउटपुट की जाँच करता है। यदि शिफ्टिंग आवश्यक है, तो इसे

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 6

कोरएफएफटी v8.0
कार्यात्मक विवरण
पूरे सत्र के बाद प्रदर्शन किया गयाtage अगले s के इनपुट पर पूर्ण हो जाता हैtagई बटरफ्लाई। यह तकनीक सीमित शब्द लंबाई के कारण होने वाली विकृति (क्वांटिज़ेशन शोर) की न्यूनतम मात्रा प्रदान करती है।
कंडीशनल ब्लॉक फ्लोटिंग-पॉइंट मोड में, कोर वैकल्पिक रूप से वास्तविक स्केलिंग फैक्टर की गणना कर सकता है। यह ऐसा तब करता है जब पैरामीटर SCALE_EXP_ON को 1 पर सेट किया जाता है। फिर गणना किया गया वास्तविक फैक्टर SCALE_EXP पोर्ट पर दिखाई देता है। यह फैक्टर FFT इंजन द्वारा परिणामों पर लागू किए गए दाएं शिफ्ट की संख्या को दर्शाता है। उदाहरण के लिएampले, SCALE_EXP मान 4 (100) का अर्थ है कि FFT परिणाम 4 बिट्स द्वारा दाईं ओर (डाउनस्केल) स्थानांतरित किए गए थे; अर्थात, 2SCALE_EXP = 16 से विभाजित। सिग्नल FFT परिणामों के साथ होता है और OUTP_READY के मुखर होने तक वैध होता है। वास्तविक CoreFFT परिणामों को वापस स्केल करने के लिए, अर्थात, उन्हें फ़्लोटिंग पॉइंट ट्रांसफ़ॉर्म किए गए बिन के बराबर बनाने के लिए, प्रत्येक FFT आउटपुट sample को 2SCALE_EXP से गुणा करना होगा:
· FFT परिणाम (वास्तविक) = DATAO_RE*2SCALE_EXP · FFT परिणाम (काल्पनिक) = DATAO_IM*2SCALE_EXP
महत्वपूर्ण: स्केल एक्सपोनेंट कैलकुलेटर को केवल सशर्त ब्लॉक फ्लोटिंग-पॉइंट मोड में ही सक्षम किया जा सकता है।

1.3.4

कोरएफएफटी, डिफ़ॉल्ट रूप से, सशर्त ब्लॉक फ़्लोटिंग-पॉइंट स्केलिंग को लागू करने के लिए कॉन्फ़िगर किया गया है। सशर्त ब्लॉक फ़्लोटिंग-पॉइंट मोड में, इनपुट डेटा की जाँच की जाती है और यदि आवश्यक हो तो पहले एस से पहले दो के कारक से डाउनस्केल किया जाता है।tage.
परिवर्तन समय FFT गणना में (N/2 + L) x log2N + 2 क्लॉक चक्र लगते हैं, जहाँ L एक कार्यान्वयन विशिष्ट पैरामीटर है जो मेमोरी बैंक, स्विच और बटरफ्लाई की कुल विलंबता का प्रतिनिधित्व करता है। L परिवर्तन आकार N पर निर्भर नहीं करता है। यह केवल FFT बिट रिज़ॉल्यूशन पर निर्भर करता है। 10 से 8 के बिट रिज़ॉल्यूशन पर L 18 के बराबर है, और 16 से 19 के बिट रिज़ॉल्यूशन पर L 32 के बराबर है। उदाहरण के लिएampले,
· 256-पॉइंट 16-बिट FFT के लिए
गणना समय = (256/2 + 10) x log2256 + 2 = 1106 घड़ी अवधि।
· 4096-पॉइंट 24-बिट FFT के लिए
गणना समय = (4096/2 + 16) x log24096 + 2 = 24770 घड़ी अवधि।

1.3.5

मेमोरी कार्यान्वयन कोर इन-प्लेस मेमोरी, अन्य मेमोरी बफ़र्स और एक ट्विडल LUT को लागू करने के लिए हार्ड RAM ब्लॉक का उपयोग करता है। FPGAs में दो हार्ड RAM प्रकार होते हैं: बड़े SRAM (LSRAM) और माइक्रो-RAM। मेमोरी कार्यान्वयन को URAM_MAXDEPTH पैरामीटर सेट करके नियंत्रित किया जा सकता है। यदि आवश्यक गहराई पैरामीटर मान से अधिक नहीं है, तो CoreFFT माइक्रो-RAM का उपयोग करता है। उदाहरण के लिएampले, URAM_MAXDEPTH पैरामीटर 64 पर सेट है, 128 पॉइंट तक के किसी भी FFT आकार में माइक्रो-RAM का उपयोग करता है, क्योंकि आवश्यक गहराई POINTS/2 है। पैरामीटर मान को 0 पर सेट करने से कोर को माइक्रो-RAM का उपयोग करने से रोकता है, ताकि उन्हें कहीं और इस्तेमाल किया जा सके।
पैरामीटर URAM_MAXDEPTH कोर उपयोगकर्ता इंटरफ़ेस के माध्यम से सुलभ है।

1.4 स्ट्रीमिंग एफएफटी
स्ट्रीमिंग एफएफटी निरंतर जटिल डेटा प्रसंस्करण, एक जटिल इनपुट डेटा सेट का समर्थन करता हैampप्रति क्लॉक अवधि। स्ट्रीमिंग आर्किटेक्चर में स्ट्रीमिंग डेटा ट्रांसफ़ॉर्मेशन को सपोर्ट करने के लिए जितने भी रेडिक्स-22 प्रोसेसर, रैम ब्लॉक और LUT की ज़रूरत होती है, उतने होते हैं। नीचे दिया गया आंकड़ा 256-पॉइंट स्ट्रीमिंग ट्रांसफ़ॉर्म का एक कार्यात्मक आरेख दिखाता है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 7

चित्र 1-5. स्ट्रीमिंग रेडिक्स-22 256-pt FFT फंक्शनल ब्लॉक डायग्राम

कोरएफएफटी v8.0
कार्यात्मक विवरण

इनपुट और आउटपुट डेटा को (2 x DATA_BITS)-बिट शब्दों के रूप में दर्शाया जाता है, जिसमें वास्तविक और काल्पनिक भाग शामिल होते हैं। दोनों भाग DATA_BITS बिट्स की दो पूरक संख्याएँ हैं। मॉड्यूल N जटिल शब्दों के रूपांतरण आकार के बराबर फ़्रेम आकार वाले डेटा फ़्रेम को संसाधित करता है। संसाधित किया जाने वाला फ़्रेम जटिल डेटा शब्दों के अनुक्रम के रूप में x(n) इनपुट पर आता है, प्रति क्लॉक अंतराल एक (2 x DATA_BITS)-बिट शब्द। अगला फ़्रेम किसी मौजूदा फ़्रेम के अंतिम डेटा शब्द के तुरंत बाद या बाद में किसी भी समय शुरू हो सकता है।
निम्नलिखित आंकड़ा एक पूर्व दिखाता हैampफ्रेम i+1 के तुरंत बाद फ्रेम i, और फ्रेम i+2 एक मनमाने अंतराल के बाद आ रहा है। इनपुट डेटाampएक फ्रेम के भीतर डेटा को हर क्लॉक अंतराल पर आना चाहिए, इस प्रकार एक फ्रेम बिल्कुल N क्लॉक अंतराल तक चलता है। स्ट्रीमिंग एल्गोरिदम के साथ एक पर्याप्त विलंबता जुड़ी हुई है। आउटपुट डेटा फ़्रेम उसी क्रम, क्लॉक रेट और आउटपुट फ़्रेम के बीच समान अंतराल (यदि कोई हो) के साथ दिखाई देते हैं, जैसा कि इनपुट फ़्रेम के बीच होता है।
चित्र 1-6. स्ट्रीमिंग FFT इनपुट डेटा फ़्रेम

1.4.1 २०

FFT तितलियों की संख्या log2(N) के बराबर होती है, इस प्रकार प्रत्येक stagई को एक अलग तितली द्वारा संसाधित किया जा रहा है। नतीजतन, सभी एसtagइन्हें समानांतर रूप से संसाधित किया जाता है।
CoreFFT, FFT एल्गोरिथम द्वारा आवश्यक ट्विडल कारकों की गणना करता है। पावर-अप पर, कोर स्वचालित रूप से ऑन-चिप RAM में ट्विडल कारकों को अपलोड करता है जो ट्विडल LUT बन जाते हैं। ऐसा करने के लिए उपयोगकर्ता की कार्रवाई की आवश्यकता नहीं होती है। अपलोडिंग के पूरा होने पर, कोर RFS सिग्नल को सक्रिय करता है, जिससे डेटा स्रोत को पता चलता है कि कोर FFT प्रोसेसिंग शुरू करने के लिए तैयार है। LUT सामग्री को किसी भी समय एक क्लॉक वाइड सिग्नल, REFRESH जारी करके ताज़ा किया जा सकता है।
स्ट्रीमिंग FFT विलंबता स्ट्रीमिंग FFT विलंबता मुख्य रूप से ट्रांसफ़ॉर्म आकार, N द्वारा परिभाषित की जाती है। कार्यान्वयन कई पाइपलाइन विलंब जोड़ता है जो FFT आकार और डेटा पथ बिट चौड़ाई पर निर्भर करते हैं। दूसरे शब्दों में, बिट-रिवर्स आउटपुट के लिए इनपुट डेटा के संबंध में FFT परिणाम N डेटा अंतराल से कम नहीं विलंबित होते हैं। ऑर्डर की गई आउटपुट विलंबता लगभग दो गुना बड़ी है।
स्ट्रीमिंग FFT मेमोरी कार्यान्वयन इन-प्लेस आर्किटेक्चर के समान, स्ट्रीमिंग FFT आवश्यक मेमोरी, LUT और विलंब लाइनों को लागू करने के लिए हार्ड RAM ब्लॉक का उपयोग करता है। मेमोरी कार्यान्वयन को URAM_MAXDEPTH पैरामीटर सेट करके नियंत्रित किया जा सकता है। यदि मेमोरी की गहराई पैरामीटर मान से अधिक नहीं है, तो CoreFFT माइक्रो RAM का उपयोग करता है। उदाहरण के लिएampले, URAM_MAXDEPTH पैरामीटर, जिसे 128 पर सेट किया जाता है, 128 और उससे कम की गहराई की मेमोरी बनाने के लिए माइक्रो-RAM का उपयोग करता है। पैरामीटर मान को 0 पर सेट करके, कोर को माइक्रो RAM का उपयोग करने से रोकता है, ताकि उनका उपयोग कहीं और किया जा सके।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 8

कोरएफएफटी v8.0
कार्यात्मक विवरण

1.4.3

स्ट्रीमिंग एफएफटी आउटपुट डेटा शब्द क्रम रेडिक्स-2 और रेडिक्स-22 एफएफटी एल्गोरिदम से प्राप्त आउटपुट परिणाम बिट-रिवर्स क्रम में हैं।
हालाँकि, इन-प्लेस कार्यान्वयन आंतरिक रूप से एस निष्पादित करता हैampले ऑर्डरिंग। इसलिए, कोर परिणामों को एक प्राकृतिक क्रम में रखता है। स्ट्रीमिंग FFT बिट-रिवर्स और प्राकृतिक आउटपुट ऑर्डर दोनों का समर्थन करता है। बिट-रिवर्स विकल्प कम चिप संसाधनों का उपयोग करता है और छोटी विलंबता प्रदान करता है।

1.4.4 २०

परिमित शब्द लंबाई के बारे में विचार यह अनुभाग CoreFFT के परिमित शब्द लंबाई के बारे में विचार का वर्णन करता है।

अनस्केल्ड और स्केल शेड्यूल मोड
बटरफ्लाई गणना में जोड़ और घटाव शामिल है। ये ऑपरेशन बटरफ्लाई डेटा की चौड़ाई को इनपुट से आउटपुट तक बढ़ा सकते हैं। हर बटरफ्लाई, BF2I, या BF2II (चित्र 1-5 देखें), डेटा की चौड़ाई में एक अतिरिक्त बिट जोड़ सकता है। इसके अलावा, गुणन परिणाम में एक बिट जोड़ सकता है। कुल संभावित बिट वृद्धि = log2(N)+1 बिट्स। यह सुनिश्चित करने के लिए सावधानी बरतनी चाहिए कि कोई डेटा ओवरफ्लो न हो।

अतिप्रवाह के जोखिम से बचने या उसे कम करने के लिए, कोर दो तकनीकों में से एक का उपयोग करता है:
· अनस्केल्ड मोड बिट वृद्धि को समायोजित करने के लिए पर्याप्त चौड़ा डेटा पथ बनाता है। डेटा पथ की चौड़ाई s से बढ़ती हैtagई से तोtagई एल्गोरिदम बिट वृद्धि को पूरी तरह से समायोजित करने के लिए, ताकि डेटा ओवरफ़्लो कभी न हो। वास्तविक या काल्पनिक आउटपुट बिट चौड़ाई इनपुट बिट चौड़ाई से log2(N)+1 बिट अधिक चौड़ी होती है। डिज़ाइन ओवरफ़्लो पॉइंट से पूरी तरह सुरक्षित है view.
· कॉन्फ़िगर करने योग्य स्केल शेड्यूल तकनीक उपयोगकर्ता को प्रत्येक मध्यवर्ती परिणाम को स्केल करने (छंटनी) पर नियंत्रण प्रदान करती है जो ओवरफ़्लो का कारण बन सकता है। आउटपुट बिट चौड़ाई इनपुट बिट चौड़ाई के बराबर होती है। तकनीक ओवरफ़्लो-सुरक्षित तभी होती है जब स्केलिंग शेड्यूल वास्तविक बिट वृद्धि से मेल खाता है, जिसे प्राप्त करना आसान नहीं है। कॉन्फ़िगर करने योग्य स्केलिंग के प्रति सतर्क दृष्टिकोण अक्सर अतिरिक्त डाउन स्केलिंग की ओर ले जाता है। लेकिन अगर रूपांतरित सिग्नल की प्रकृति कुछ या सभी के साथ ओवरफ़्लो-सुरक्षित होने के लिए जानी जाती हैtagव्यापक डाउनस्केलिंग को छोड़कर, यह तकनीक सिग्नल-टू-शोर अनुपात और चिप संसाधन उपयोग दोनों दृष्टिकोणों से फायदेमंद है। जब स्केल शेड्यूल तकनीक के लिए कॉन्फ़िगर किया जाता है, तो ओवरफ़्लो होने पर कोर एक ओवरफ़्लो फ़्लैग उत्पन्न करता है। रेडिक्स-22 बटरफ़्लाई 3-बिट वृद्धि का परिचय दे सकता है: बटरफ़्लाई BF2I, BF2II, और एक गुणक प्रत्येक बिट जोड़ सकते हैं। लेकिन सभी FFT में से केवल एक गुणनtagहम बिट जोड़ सकते हैं। चूंकि यह पहले से अज्ञात है, इसलिएtage जिस पर गुणक अतिरिक्त बिट (यदि कोई हो) को प्रेरित करता है, अनस्केल्ड मोड में FFT इंजन पहले s से शुरू करके बिट द्वारा डेटा पथ का विस्तार करता हैtage.
स्केल शेड्यूल तकनीक में प्रत्येक रेडिक्स-22 से.tagई 3-बिट विकास शुरू कर सकते हैं। एस के भीतर डेटा पथtagई तदनुसार बढ़ता है, यानी, एसtagई आउटपुट एस से तीन बिट्स चौड़ा हैtagई इनपुट। इंजन इनपुट के बाद तीन अतिरिक्त बिट्स को काट देता हैtagपरिणाम की गणना की जाती है, अर्थात, एसtagआउटपुट अगले एस पर जाने से पहले तीन बिट्स से छोटा हो जाता हैtagई. इस तरह के दृष्टिकोण से उप-अनुमान लगाने की आवश्यकता समाप्त हो जाती हैtagजिस पर डाउनस्केलिंग लागू करने की आवश्यकता है।
निम्न तालिका उन तीन बिट्स के बारे में बताती है जो किसी विशेष स्केल के लिए 2-बिट शेड्यूल मान के आधार पर स्केल शेड्यूल मोड में कट जाते हैं।tage.

तालिका 1-1. स्केल शेड्यूल मोड में तीन अतिरिक्त बिट्स काटना

दिए गए मूलांक-22 S के लिए स्केल शेड्यूलtage

बिट्स कोर कट आउट

तीन MSB काटें

दो MSB काटें और एक LSB गोल करें

एक MSB को काटें और दो LSB को गोल करें

राउंड तीन एलएसबी

आकार 32, 128, या 512 के FFT/IFFT जो कि पावर-ऑफ-फोर नहीं हैं, रेडिक्स-22 बटरफ्लाई के अलावा, एक रेडिक्स-2 बटरफ्लाई का उपयोग करते हैं। यह अंतिम प्रोसेसिंग एस पर लागू होता हैtage और एक अतिरिक्त बिट काट देता है।
स्केल शेड्यूल मोड में कोर स्वचालित रूप से ओवरफ़्लो डिटेक्शन को आमंत्रित करता है। जैसे ही कोर वास्तविक ओवरफ़्लो का पता लगाता है, ओवरफ़्लो फ़्लैग (OVFLOW_FLAG) प्रकट होता है। फ़्लैग आउटपुट फ़्रेम के अंत तक सक्रिय रहता है जहाँ ओवरफ़्लो का पता लगाया जाता है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 9

कोरएफएफटी v8.0
कार्यात्मक विवरण

1.4.4.2

अनस्केल्ड मोड इनपुट बिट चौड़ाई सीमाएँ अनस्केल्ड मोड अधिकतम इनपुट बिट चौड़ाई को सीमित करता हैampकोर द्वारा नियंत्रित की जाने वाली अधिकतम बिट चौड़ाई। निम्न तालिका प्रत्येक FFT आकार के लिए अधिकतम बिट चौड़ाई सूचीबद्ध करती है।
तालिका 1-2. स्ट्रीमिंग अनस्केल्ड FFT अधिकतम इनपुट डेटा बिट चौड़ाई

एफएफटी आकार 16

अधिकतम इनपुट चौड़ाई 32

128

256

512

1024

2048

4096

1.4.4.3

स्केल शेड्यूल दर्ज करना स्केल शेड्यूल प्रत्येक स्ट्रीमिंग FFT के लिए डाउनस्केलिंग कारक की पहचान करता हैtagई. प्रत्येक रेडिक्स-22 एसtagस्केलिंग फैक्टर को स्केल शेड्यूल के समर्पित दो बिट्स द्वारा नियंत्रित किया जाता है, और रेडिक्स-2 एसtagनॉन-पावर-ऑफ-फोर FFTs में इस्तेमाल किया जाने वाला e एक बिट द्वारा नियंत्रित होता है। निम्नलिखित चित्र एक उदाहरण दर्शाता हैamp1024-pt FFT के लिए स्केल शेड्यूल यूजर इंटरफ़ेस का ले. चेकबॉक्स की एक जोड़ी एक विशिष्ट रेडिक्स-22 एस से मेल खाती हैtagई और डाउनस्केलिंग कारक के दो बिट्स प्रस्तुत करता है। किसी विशेष एस पर वास्तविक डाउनस्केलिंग कारकtage की गणना 22*Bit1+Bit0 के रूप में की जाती है और यह निम्न मानों में से एक लेता है: 1, 2, 4, 8. निम्नलिखित चित्र में दिखाए गए चेकबॉक्स 10 10 10 10 11 के बाइनरी स्केल शेड्यूल मान के अनुरूप हैं. यह मान एक रूढ़िवादी स्केल शेड्यूल प्रस्तुत करता है जो ओवरफ़्लो का कारण नहीं बनता है.
चित्र 1-7. स्केल शेड्यूल उपयोगकर्ता इंटरफ़ेस

निम्नलिखित तालिका प्रत्येक FFT आकार के लिए रूढ़िवादी स्केल अनुसूचियों को सूचीबद्ध करती है जो पूरी तरह से ओवरफ्लो सुरक्षित है।

तालिका 1-3. विभिन्न FFT आकारों के लिए रूढ़िवादी स्केल अनुसूचियाँ

एफएफटी आकार

रेडिक्स-22 एसtage

4096

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 10

………..जारी एफएफटी आकार
2048 1024 512 256 128 64 32 16

कोरएफएफटी v8.0
कार्यात्मक विवरण

रेडिक्स-22 एसtage

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 11

कोरएफएफटी v8.0
इंटरफ़ेस

2. इंटरफ़ेस
यह अनुभाग CoreFFT के इंटरफ़ेस का वर्णन करता है।

2.1
2.1.1

इन-प्लेस एफएफटी
यह अनुभाग CoreFFT के इन-प्लेस FFT का वर्णन करता है।

कॉन्फ़िगरेशन पैरामीटर CoreFFT में RTL कोड को कॉन्फ़िगर करने के लिए पैरामीटर (Verilog) या जेनरिक (VHDL) होते हैं। निम्न तालिका पैरामीटर और जेनरिक का वर्णन करती है। सभी पैरामीटर और जेनरिक पूर्णांक प्रकार के होते हैं।
तालिका 2-1. इन-प्लेस कोरएफएफटी पैरामीटर विवरण

पैरामीटर उलटा

वैध सीमा 0

डिफ़ॉल्ट 0

विवरण
0: फॉरवर्ड फ़ूरियर रूपांतरण 1: व्युत्क्रम फ़ूरियर रूपांतरण

पैमाना

0: सशर्त ब्लॉक फ़्लोटिंग पॉइंट स्केलिंग

1: बिना शर्त ब्लॉक फ़्लोटिंग पॉइंट स्केलिंग

इनपुट डेटा स्केलिंग लागू करने के लिए, SCALE पैरामीटर को 0 पर सेट करें और इनपुट डेटा में उचित संख्या में गार्ड बिट्स जोड़ें। फिर कंडीशनल ब्लॉक फ़्लोटिंग पॉइंट का कोई प्रभाव नहीं पड़ता है।

अंक
चौड़ाई मेम्बुफ़

32, 64, 128,

256

256, 512, 1024,

2048, 4096,

8192, 16384

ट्रांसफ़ॉर्म आकार। नोट: 16384-pt FFT केवल RTG4, PolarFire और PolarFire SoC भागों पर समर्थित है।
डेटा और ट्विडल फैक्टर बिट चौड़ाई
0: न्यूनतम (कोई बफर नहीं) कॉन्फ़िगरेशन 1: बफर्ड कॉन्फ़िगरेशन

स्केल_EXP_ON

0: सशर्त ब्लॉक फ़्लोटिंग-पॉइंट का निर्माण नहीं करता है

घातांक कैलकुलेटर

1: कैलकुलेटर बनाता है

URAM_MAXगहराई

0, 4, 8, 16, 32, 64, 128, 256, 512

SmartFusion2, IGLOO2, RTG4, PolarFire, और PolarFire SoC भागों पर उपलब्ध माइक्रोरैम के साथ कार्यान्वित की जाने वाली सबसे बड़ी RAM गहराई। जब उपयोगकर्ता द्वारा चयनित ट्रांसफ़ॉर्म आकार POINTS के लिए आवश्यक RAM गहराई URAM_MAXDEPTH से अधिक हो जाती है, तो बड़े LSRAM ब्लॉक का उपयोग किया जाता है।

2.1.2

पोर्ट्स निम्न तालिका में इन-प्लेस CoreFFT आर्किटेक्चर के लिए पोर्ट सिग्नल सूचीबद्ध हैं।
तालिका 2-2. इन-प्लेस कोरएफएफटी पोर्ट विवरण

पोर्ट नाम DATAI_IM

इन/आउट पोर्ट चौड़ाई बिट्स विवरण

चौड़ाई

रूपांतरित किया जाने वाला काल्पनिक इनपुट डेटा

डेटा_आरई

चौड़ाई

रूपांतरित किया जाने वाला वास्तविक इनपुट डेटा

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 12

कोरएफएफटी v8.0
इंटरफ़ेस

………… जारी रहा

पोर्ट नाम

बाहर में

DATAI_VALID इन

पोर्ट चौड़ाई बिट्स 1

विवरण
इनपुट कॉम्प्लेक्स वर्ड वैध सिग्नल DATAI_IM, DATAI_RE इनपुट पर मौजूद वैध इनपुट कॉम्प्लेक्स वर्ड के साथ आता है। जब सिग्नल सक्रिय होता है, तो इनपुट कॉम्प्लेक्स वर्ड कोर मेमोरी में लोड हो जाता है, बशर्ते BUF_READY सिग्नल को पुष्ट किया गया हो।

READ_OUTP इन

रूपांतरित डेटा पढ़ें आम तौर पर मॉड्यूल FFT परिणाम, एक बार तैयार होने पर, N जटिल शब्दों के एकल बर्स्ट में प्रस्तुत करता है। रूपांतरित डेटा प्राप्तकर्ता READ_OUTP सिग्नल को अस्वीकार करके बर्स्ट में मनमाने ब्रेक डाल सकता है।

डेटाओ_आईएम

बाहर

डेटाओ_आरई

बाहर

DATAO_VALID आउट

चौड़ाई चौड़ाई 1

काल्पनिक आउटपुट डेटा
वास्तविक आउटपुट डेटा
आउटपुट जटिल शब्द मान्य सिग्नल DATAO_IM और DATAO_RE आउटपुट पर मौजूद मान्य आउटपुट जटिल शब्दों के साथ आता है।

BUF_READY आउट

FFT ताजा डेटा स्वीकार करता है कोर सिग्नल को तब अभिव्यक्त करता है जब वह डेटा स्वीकार करने के लिए तैयार होता है। सिग्नल तब तक सक्रिय रहता है जब तक कोर मेमोरी भर नहीं जाती। दूसरे शब्दों में, सिग्नल तब तक सक्रिय रहता है जब तक POINTS जटिल इनपुट नहीं आ जातेampलेस लोड किए गए हैं.

OUTP_READY आउट

FFT परिणाम तैयार कोर सिग्नल को तब अभिव्यक्त करता है जब FFT परिणाम रूपांतरित डेटा प्राप्तकर्ता को पढ़ने के लिए तैयार होते हैं। रूपांतरित डेटा फ़्रेम को पढ़े जाने के दौरान सिग्नल सक्रिय रहता है। आम तौर पर यह POINTS क्लॉक अंतराल तक रहता है जब तक कि READ_OUTP सिग्नल को अस्वीकार न कर दिया जाए।

स्केल_EXP

बाहर

मंजिल[लॉग2 (सील(लॉग2(POIN TS)))]+1

सशर्त ब्लॉक फ़्लोटिंग-पॉइंट स्केलिंग एक्सपोनेंट यह वैकल्पिक आउटपुट SCALE_EXP_ON पैरामीटर सेट करके सक्षम किया जा सकता है। आउटपुट को तब सक्षम किया जा सकता है जब कोर केवल सशर्त ब्लॉक फ़्लोटिंग-पॉइंट स्केलिंग मोड में हो (पैरामीटर SCALE = 0)।

पोंग सीएलके

बाहर

इनपुट मेमोरी बफर के पोंग बैंक का उपयोग FFT इंजन द्वारा कार्यशील इन-प्लेस मेमोरी के रूप में किया जा रहा है। यह वैकल्पिक सिग्नल केवल बफर्ड कॉन्फ़िगरेशन में ही मान्य है।
घड़ी बढ़ती बढ़त सक्रिय कोर मास्टर घड़ी

स्लोक्ल

एनजीआरएसटी

ट्विडल LUT आरंभीकरण के लिए कम आवृत्ति राइजिंग-एज क्लॉक सिग्नल, इसे कम से कम CLK आवृत्ति के आठ गुना से विभाजित किया जाना चाहिए।
एसिंक्रोनस रीसेट सक्रिय-निम्न

महत्वपूर्ण: जब तक अन्यथा निर्दिष्ट न किया जाए, सभी सिग्नल सक्रिय-उच्च (तर्क 1) हैं।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 13

कोरएफएफटी v8.0
इंटरफ़ेस

2.2
2.2.1

स्ट्रीमिंग एफएफटी
स्ट्रीमिंग FFT, GUI कॉन्फ़िगर करने योग्य मूल इंटरफ़ेस या AXI4 स्ट्रीमिंग इंटरफ़ेस के साथ उपलब्ध है।

कॉन्फ़िगरेशन पैरामीटर CoreFFT में RTL कोड को कॉन्फ़िगर करने के लिए पैरामीटर (Verilog) या जेनरिक (VHDL) होते हैं। निम्न तालिका इन पैरामीटर और जेनरिक का वर्णन करती है। सभी पैरामीटर और जेनरिक पूर्णांक प्रकार के होते हैं।
तालिका 2-3. CoreFFT स्ट्रीमिंग आर्किटेक्चर पैरामीटर विवरण

पैरामीटर नाम FFT_SIZE

मान्य सीमा डिफ़ॉल्ट
16, 32, 64, 128, 256 256, 512, 1024, 2048, और 4096

विवरण
आकार बिंदुओं को रूपांतरित करें कोर जटिल डेटा के फ़्रेम को संसाधित करता है, जिसमें प्रत्येक फ़्रेम में FFT_SIZE जटिल आकार बिंदु होते हैं।ampपरिवर्तित डेटा फ़्रेम एक ही आकार के हैं।

नेटिव_AXI4

0 – 1

आईपी का इंटरफ़ेस चयन

· 0 – मूल इंटरफ़ेस

· 1 – AXI4 स्ट्रीमिंग इंटरफ़ेस

यह केवल स्ट्रीमिंग आर्किटेक्चर के लिए उपलब्ध है

स्केल_ऑन

0 – 1

1 – कॉन्फ़िगर करने योग्य स्केल शेड्यूल सक्षम करें

जब विकल्प सक्षम होता है, तो कोर कॉन्फ़िगर करने योग्य लागू करता है

स्केल फैक्टर, SCALE_SCH प्रत्येक तितली के बाद।

0 – अनस्केल्ड मोड

स्केल_SCH

स्केल शेड्यूल

यदि SCALE_ON पैरामीटर 1 के बराबर है, तो SCALE_SCH का उपयोग किया जाता है

प्रत्येक प्रसंस्करण के लिए स्केलिंग कारक को परिभाषित करेंtage.

डेटा_बिट्स TWID_बिट्स ऑर्डर

४ - ६ ४ - ६ ६ - ८

वास्तविक या काल्पनिक भागों की इनपुट डेटा बिट चौड़ाई।

इसके वास्तविक या काल्पनिक भागों की ट्विडल फैक्टर बिट चौड़ाई।

0: बिट-रिवर्स्ड ऑर्डर में आउटपुट डेटा

1: सामान्य क्रम में डेटा आउटपुट करें

URAM_MAXDEPTH 0, 4, 8, 16, 32, 0 64, 128, 256, 512

SmartFusion2, IGLOO2, RTG4, PolarFire, या PolarFire SoC भागों पर उपलब्ध माइक्रो-RAM के साथ कार्यान्वित की जाने वाली सबसे बड़ी RAM गहराई। जब उपयोगकर्ता द्वारा चयनित ट्रांसफ़ॉर्म आकार POINTS के लिए आवश्यक RAM गहराई URAM_MAXDEPTH से अधिक हो जाती है, तो बड़े LSRAM ब्लॉक का उपयोग किया जाता है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 14

कोरएफएफटी v8.0
इंटरफ़ेस

………… जारी रहा
मापदण्ड नाम
AXI4S_IN_DATA नोट: वास्तविक और काल्पनिक इनपुट डेटा के लिए 0 की पैडिंग की व्याख्या करता हैampजब NATIV_AXI4 = 1

वैध सीमा 8,16,24,32

डिफ़ॉल्ट 24

विवरण
यह आंतरिक रूप से उत्पन्न पैरामीटर है, जो उपयोगकर्ता के लिए सुलभ नहीं है। इसका उपयोग इनपुट डेटा को समझने के लिए किया जाता हैampAXI4 स्ट्रीमिंग इंटरफ़ेस को सुविधाजनक बनाने के लिए बाइट सीमाओं के संदर्भ में LES। AXI4S_IN_DATA आकार निम्नानुसार परिभाषित किया गया है:
1. यदि DATA_BITS = 8 तो AXI4S_IN_DATA = 8, इनपुट डेटा के लिए कोई पैडिंग की आवश्यकता नहीं हैampलेस
2. यदि 8 < DATA_BITS < 16 तो AXI4S_IN_DATA = 16, इनपुट डेटाampफ़ाइल को MSB स्थिति पर 16 (DATA_BITS) 0 के साथ पैडिंग किया जाना चाहिए, वास्तविक और काल्पनिक दोनों डेटा के लिएampभेजने से पहले les
3. यदि 16 < DATA_BITS < 24 तो AXI4S_IN_DATA = 24, इनपुट डेटाampफ़ाइल को MSB स्थिति पर 24 (DATA_BITS) 0 के साथ पैडिंग किया जाना चाहिए, वास्तविक और काल्पनिक दोनों डेटा के लिएampभेजने से पहले les
4. यदि 24 < DATA_BITS < 32 तो AXI4S_IN_DATA = 32, इनपुट डेटाampफ़ाइल को MSB स्थिति पर 32 (DATA_BITS) 0 के साथ पैडिंग किया जाना चाहिए, वास्तविक और काल्पनिक दोनों डेटा के लिएampभेजने से पहले les
नोट: पैडिंग MSB से शुरू होनी चाहिए।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 15

कोरएफएफटी v8.0
इंटरफ़ेस

……….जारी पैरामीटर नाम

मान्य रेंज

AXI4S_OUT_DATA 8,16,24,32, 40 नोट: वास्तविक और काल्पनिक आउटपुट डेटा के लिए 0 की पैडिंग की व्याख्या करता हैampजब NATIV_AXI4 = 1

डिफ़ॉल्ट 24

विवरण
यह आंतरिक रूप से उत्पन्न पैरामीटर है, जो उपयोगकर्ता के लिए सुलभ नहीं है। इसका उपयोग आउटपुट डेटा की व्याख्या करने के लिए किया जाता हैampAXI4 स्ट्रीमिंग इंटरफ़ेस को सुविधाजनक बनाने के लिए बाइट सीमाओं के संदर्भ में LES। AXI4S_OUT_DATA आकार निम्नानुसार परिभाषित किया गया है:
जब SCALE_ON = 0, तब आउटपुट sampफ़ाइल का आकार है STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1
जब SCALE_ON = 1, तब आउटपुट sampआकार है STREAM_DATAO_BITS = DATA_BITS
1. यदि STREAM_DATAO_BITS = 8 तो AXI4S_OUT_DATA = 8, आउटपुट डेटा के लिए कोई पैडिंग नहीं जोड़ी जाती हैampलेस
2. यदि 8 < STREAM_DATAO_BITS < 16 तो AXI4S_OUT_DATA= 16, आउटपुट डेटाampफ़ाइलों को MSB स्थिति पर 16 – (STREAM_DATAO_BITS) 0 के साथ पैड किया जाता है, दोनों वास्तविक और काल्पनिक डेटा के लिएampफ़्रेमिंग से पहले लेस
3. यदि 16 < STREAM_DATAO_BITS < 24 तो AXI4S_OUT_DATA = 24, आउटपुट डेटाampफ़ाइलों को MSB स्थिति पर 24 – (STREAM_DATAO_BITS) 0 के साथ पैड किया जाता है, दोनों वास्तविक और काल्पनिक डेटा के लिएampफ़्रेमिंग से पहले लेस
4. यदि 24 < STREAM_DATAO_BITS < 32 तो AXI4S_OUT_DATA = 32, आउटपुट डेटाampफ़ाइलों को MSB स्थिति पर 32-(STREAM_DATAO_BITS) 0 के साथ पैड किया जाता है, दोनों वास्तविक और काल्पनिक डेटा के लिएampफ़्रेमिंग से पहले लेस
5. यदि 32 < STREAM_DATAO_BITS < 40 तो AXI4S_OUT_DATA = 40, आउटपुट डेटाampफ़ाइलों को MSB स्थिति पर 40 – (STREAM_DATAO_BITS) 0 के साथ पैड किया जाता है, दोनों वास्तविक और काल्पनिक डेटा के लिएampफ़्रेमिंग से पहले लेस
नोट: पैडिंग MSB से शुरू होनी चाहिए।

2.2.2

पोर्ट्स निम्न तालिका स्ट्रीमिंग CoreFFT मैक्रो के लिए पोर्ट सिग्नल का वर्णन करती है।
तालिका 2-4. स्ट्रीमिंग FFT I/O सिग्नल विवरण

पोर्ट नाम CLK SLOWCLK
सीएलकेएन

इन/आउट इन इन
In

पोर्ट चौड़ाई, बिट्स विवरण

बढ़ती हुई घड़ी संकेत

ट्विडल LUT के लिए कम आवृत्ति राइजिंग-एज क्लॉक सिग्नल

आरंभीकरण, इसे कम से कम CLK के चार गुना से विभाजित किया जाना चाहिए

आवृत्ति।

वैकल्पिक घड़ी सक्षम संकेत

सिग्नल को डी-असर्ट करने के बाद, कोर वैध सिग्नल उत्पन्न करना बंद कर देता है

परिणाम

एनजीआरएसटी

आरएसटी

NATIV_AXI4 = 1 होने पर उपलब्ध पोर्ट

एसिंक्रोनस रीसेट सिग्नल सक्रिय-निम्न। वैकल्पिक सिंक्रोनस रीसेट सिग्नल सक्रिय-उच्च।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 16

कोरएफएफटी v8.0
इंटरफ़ेस

………… जारी रहा

पोर्ट नाम

बाहर में

AXI4_S_DATAI_ TVALID में

AXI4_S_DATAI_ आउट ट्रेडी
AXI4_S_TDATAI इन

AXI4_S_TLASTI इन
AXI4_M_DATAO आउट _TVALID

AXI4_M_DATAO इन _TREADY

AXI4_M_TDATA आउट O

AXI4_M_TLAST आउट O
AXI4_S_CONFIG में I_TVALID

AXI4_एस_

बाहर

कॉन्फ़िगरेशन

_तैयार

AXI4_S_CONFIG इन I

AXI4_M_CONFI आउट GO_TVALID
AXI4_M_CONFI GO _TREADY में

पोर्ट चौड़ाई, बिट्स विवरण

AXI4 बाह्य स्रोत से कोर में डेटा वैध इनपुट स्ट्रीम करें

डेटा की उपलब्धता को इंगित करता है। यह कोर के START के रूप में कार्य करता है।

नोट: अधिक जानकारी के लिए START पोर्ट विवरण पढ़ें।

AXI4 बाहरी स्रोत के लिए तैयार डेटा स्ट्रीम करें

डेटा को स्वीकार करने के लिए कोर की तत्परता को इंगित करता है

(2 *

AXI4 स्रोत से कोर तक डेटा इनपुट स्ट्रीम करें।

AXI4S_IN_DATA) में 0 और काल्पनिक के साथ पैड किया गया वास्तविक डेटा (DATAI_RE) शामिल है

(DATAI_IM) डेटा को तदनुसार 0 से पैड किया गया।

अंतिम डेटा ट्रांसमिशन को इंगित करता हैampबाहरी से ले

स्रोत।

AXI4 स्ट्रीम डेटा रिसीवर के लिए वैध आउटपुट इंगित करता है कि कोर तैयार है

परिवर्तित डेटा भेजने के लिए। यह कोर के DATAO_VALID के रूप में कार्य करता है।

नोट: अधिक जानकारी के लिए DATAO_VALID पोर्ट विवरण पढ़ें

जानकारी।

AXI4 रिसीवर से डेटा स्ट्रीम तैयार

बाहरी रिसीवर की तत्परता का संकेत दें

मुख्य कार्यक्षमता के लिए यह हमेशा 1 होना चाहिए

(2 * AXI4S_OUT_DA टीए)

AXI4 रिसीवर तक डेटा स्ट्रीम करता है।
इसमें 0 से पैड किया गया रूपांतरित वास्तविक डेटा (DATAO_RE) और तदनुसार 0 से पैड किया गया काल्पनिक डेटा (DATAO_IM) शामिल है।

अंतिम रूपांतरित डेटा के संचरण को इंगित करता हैampले से

बाह्य स्रोत से कोर के लिए वैध इनपुट

कॉन्फ़िगरेशन डेटा उपलब्धता को इंगित करता है

बाह्य स्रोत से कोर की तत्परता का संकेत देने के लिए तैयार

कॉन्फ़िगरेशन डेटा स्वीकार करना.

स्रोत से कोर और स्रोत तक कॉन्फ़िगरेशन डेटा इनपुट

डेटा संचारित करने से पहले आईपी को कॉन्फ़िगर करना चाहिएampलेस. यह

इसमें निम्नलिखित कॉन्फ़िगरेशन जानकारी शामिल है:

· बिट0 – व्युत्क्रम (जब बिट उच्च होता है, तो कोर निम्नलिखित डेटा फ़्रेम के व्युत्क्रम FFT की गणना करता है, अन्यथा अग्रवर्ती FFT)

· बिट1 - रिफ्रेश (संबंधित RAM ब्लॉक में ट्विडल गुणांक LUTs को पुनः लोड करें)

स्थिति डेटा रिसीवर के लिए वैध आउटपुट

संकेत दें कि कोर परिवर्तित डेटा भेजने के लिए तैयार है

रिसीवर से स्थिति डेटा तैयार

बाहरी रिसीवर की तत्परता को इंगित करता है।

कोर कार्यक्षमता के लिए यह हमेशा 1 होना चाहिए।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 17

कोरएफएफटी v8.0
इंटरफ़ेस

………… जारी रहा

पोर्ट नाम

बाहर में

AXI4_M_CONFI बाहर जाओ

पोर्ट चौड़ाई, बिट्स विवरण

स्थिति डेटा रिसीवर को भेजा गया

इसमें निम्नलिखित स्थिति जानकारी शामिल है:

बिट0 - OVFLOW_FLAG (अंकगणितीय ओवरफ़्लो फ़्लैग, CoreFFT फ़्लैग को तब पुष्टि करता है जब FFT/IFFT संगणना ओवरफ़्लो होती है। जैसे ही कोर ओवरफ़्लो का पता लगाता है फ़्लैग शुरू हो जाता है। फ़्लैग तब समाप्त होता है जब वर्तमान आउटपुट डेटा फ़्रेम समाप्त होता है)

NATIV_AXI4=0 होने पर उपलब्ध पोर्ट

डेटाआई_आईएम

डेटा बिट्स

डेटा_आरई

डेटा बिट्स

शुरू

रूपांतरित किया जाने वाला काल्पनिक इनपुट डेटा।
वास्तविक इनपुट डेटा को रूपांतरित किया जाना है।
परिवर्तन प्रारंभ संकेत
उस क्षण को दर्शाता है जब पहला एसampएन कॉम्प्लेक्स एस के एक इनपुट डेटा फ्रेम का लेampलेस कोर में प्रवेश करती है.
यदि START तब आता है जब पिछला इनपुट डेटा फ़्रेम पूरा नहीं हुआ है, तो सिग्नल को अनदेखा कर दिया जाएगा।

श्लोक में

व्युत्क्रम रूपांतरण जब संकेत को पुष्ट किया जाता है, तो कोर निम्नलिखित डेटा फ्रेम के व्युत्क्रम FFT की गणना करता है, अन्यथा अग्र FFT की गणना करता है।

रीफ़्रेश करें

डेटाओ_आईएम

बाहर

डेटाओ_आरई

बाहर

OUTP_READY आउट

1
डेटा_बिट्स डेटा_बिट्स 1

संबंधित RAM ब्लॉकों में ट्विडल गुणांक LUTs को पुनः लोड करता है।
काल्पनिक आउटपुट डेटा
वास्तविक आउटपुट डेटा
FFT परिणाम तैयार हैं कोर सिग्नल को तब अभिव्यक्त करता है जब यह N FFT'ed डेटा का एक फ्रेम आउटपुट करने वाला होता है। सिग्नल की चौड़ाई एक क्लॉक अंतराल है।

DATAO_VALID आउट

आउटपुट फ़्रेम मान्य है
वैध आउटपुट डेटा फ़्रेम के साथ। एक बार शुरू होने के बाद, सिग्नल N क्लॉक चक्रों तक चलता है।
यदि इनपुट डेटा लगातार आ रहा है और फ़्रेमों के बीच कोई अंतराल नहीं है, तो एक बार शुरू होने के बाद DATAO_VALID अनिश्चित काल तक चलेगा।

OVFLOW_FLAG आउट

अंकगणितीय ओवरफ़्लो फ़्लैग CoreFFT फ़्लैग को तब लागू करता है जब FFT/IFFT कंप्यूटेशन ओवरफ़्लो हो जाता है। जैसे ही कोर ओवरफ़्लो का पता लगाता है, फ़्लैग शुरू हो जाता है। फ़्लैग तब समाप्त होता है जब वर्तमान आउटपुट डेटा फ़्रेम समाप्त होता है।

आरएफएस

बाहर

प्रारंभ के लिए अनुरोध कोर अगले इनपुट डेटा फ़्रेम के लिए तैयार होने पर सिग्नल को पुष्ट करता है। जैसे ही कोर अगले फ़्रेम के लिए तैयार होता है, सिग्नल शुरू हो जाता है। सिग्नल तब समाप्त होता है जब कोर को अनुरोधित START सिग्नल मिल जाता है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 18

कोरएफएफटी v8.0
इंटरफ़ेस
महत्वपूर्ण: जब तक अन्यथा निर्दिष्ट न किया जाए, सभी सिग्नल सक्रिय-उच्च (तर्क 1) हैं।

2.2.3

AXI4 स्ट्रीमिंग इंटरफ़ेस के लिए इनपुट/आउटपुट डेटा फ़्रेम प्रारूप जब AXI4 स्ट्रीमिंग इंटरफ़ेस चुना जाता है, तो इनपुट और आउटपुट डेटा फ़्रेम कैस्केडेड वास्तविक और काल्पनिक डेटा के रूप में उपलब्ध होते हैं, डेटाampAXI4 स्ट्रीमिंग को सुविधाजनक बनाने के लिए बाइट सीमाओं से मिलान करने के लिए फ़ाइलों को पहले शून्य से पैड किया जाता है।
उदाहरणार्थampफ़ाइल, DATA_BITS 26 है, निकटतम बाइट सीमा 32 है, इसलिए वास्तविक और काल्पनिक डेटा के लिए छह 0 जोड़ने की आवश्यकता हैampफ्रेम AXI4 स्ट्रीमिंग I/O डेटा पर कैस्केडिंग से पहले les
तालिका 2-5. AXI4 स्ट्रीमिंग इंटरफ़ेस I/O डेटा फ़्रेम प्रारूप

बिट्स: 63…58 0 पैडिंग

बिट्स: 57…32 काल्पनिक डेटा

बिट्स: 31..26 0's पैडिंग

बिट्स: 25…0 वास्तविक डेटा

सुझाव: शून्य पैडिंग के लिए तालिका 4-4 में AXI2S_IN_DATA और AXI3S_OUT_DATA पैरामीटर विवरण देखें।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 19

कोरएफएफटी v8.0
समय आरेख
3. समय आरेख
यह अनुभाग CoreFFT के समय आरेख का वर्णन करता है।
3.1 इन-प्लेस एफएफटी
जब इन-प्लेस FFT BUF_READY सिग्नल को पुष्ट करता है, तो डेटा स्रोत डेटा आपूर्ति शुरू कर देता हैampरूपांतरित किए जाने वाले डेटा। इनपुट डेटा के काल्पनिक और वास्तविक आधे भागampफ़ाइल को एक साथ और वैधता बिट DATAI_VALID के साथ आपूर्ति की जानी चाहिए। डेटा स्रोत एस की आपूर्ति कर सकता हैampप्रत्येक क्लॉक चक्र पर या मनमाने ढंग से धीमी दर पर (चित्र 3-1 देखें)। एक बार जब FFT मॉड्यूल N-इनपुट प्राप्त कर लेता हैampलेस, यह BUF_READY सिग्नल को कम करता है। FFT इंजन डेटा तैयार होने के बाद स्वचालित रूप से डेटा को प्रोसेस करना शुरू कर देता है। न्यूनतम मेमोरी कॉन्फ़िगरेशन में, डेटा लोडिंग पूरी होने के तुरंत बाद प्रोसेसिंग चरण शुरू हो जाता है। बफर्ड कॉन्फ़िगरेशन में, FFT इंजन तब तक प्रतीक्षा कर सकता है जब तक कि पिछला डेटा बर्स्ट प्रोसेस न हो जाए। फिर, इंजन अपने आप शुरू हो जाता है। निम्न चित्र इनपुट डेटा की लोडिंग दिखाता है। चित्र 3-1. इनपुट डेटा लोड करना
रूपांतरण पूरा होने पर, FFT मॉड्यूल OUTP_READY सिग्नल को पुष्ट करता है और FFT परिणाम उत्पन्न करना शुरू करता है। आउटपुट के काल्पनिक और वास्तविक आधे भागampDATAO_IM और DATAO_RE मल्टीबिट आउटपुट पर एक साथ दिखाई देते हैं। प्रत्येक आउटपुटampफ़ाइल के साथ DATAO_VALID बिट होता है। डेटा रिसीवर परिवर्तित डेटा को या तो हर क्लॉक साइकिल पर या मनमाने ढंग से धीमी दर पर स्वीकार करता है। FFT मॉड्यूल डेटा आउटपुट प्रदान करता रहता है जबकि READ_OUTP सिग्नल को जोर दिया जाता है। आउटपुट को नियंत्रित करने के लिएampदर में परिवर्तन के बाद, रिसीवर को जब भी आवश्यकता हो READ_OUTP सिग्नल को अस्वीकार करना चाहिए (जैसा कि नीचे दिए गए चित्र में दिखाया गया है)। नीचे दिया गया चित्र ट्रांसफ़ॉर्म किए गए डेटा की प्राप्ति को दर्शाता है। चित्र 3-2. ट्रांसफ़ॉर्म किए गए डेटा को प्राप्त करना

रीडिंग दर को नियंत्रित करने के लिए READ_OUTP सिग्नल का उपयोग करते समय, संभावित FFT चक्र वृद्धि पर विचार किया जाना चाहिए। न्यूनतम मेमोरी कॉन्फ़िगरेशन में, रीड (अपलोड) समय का कोई भी विस्तार FFT चक्र को बढ़ाता है (चित्र 1-2 देखें)। बफर्ड कॉन्फ़िगरेशन में, FFT चक्र तब बढ़ता है जब वास्तविक अपलोड समय चित्र 1-3 में दिखाए गए समर्पित अंतराल से अधिक हो जाता है, जैसा कि "चक्र i के परिणामों को पढ़ने के लिए उपलब्ध है।"। साथ ही, बफर्ड कॉन्फ़िगरेशन में, आउटपुट बफर नए FFT परिणामों को स्वीकार करना शुरू कर देता है, भले ही पुराने परिणाम पढ़े न गए हों, इस प्रकार पुराने को अधिलेखित कर देता है। इस मामले में, कोर OUTP_READY और DATAO_VALID सिग्नल को तब डीअसर्ट करता है जब वे अब मान्य नहीं होते हैं।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 20

कोरएफएफटी v8.0
समय आरेख

3.2
3.2.1

स्ट्रीमिंग एफएफटी
AXI4S इंटरफ़ेस के लिए, AXI4S इंटरफ़ेस पोर्ट के संचालन को मूल इंटरफ़ेस के संचालन से मैप किया जाता है। एक से एक मैपिंग के लिए, 2. स्ट्रीमिंग FFT के पोर्ट में तालिका 4-2.2 देखें।
आरएफएस और स्टार्ट कोर आरएफएस सिग्नल उत्पन्न करता है ताकि डेटा स्रोत को पता चल सके कि वह इनपुट डेटा स्रोत के अगले फ्रेम के लिए तैयार है।ampइसके बाद, RFS तब तक सक्रिय रहता है जब तक डेटा स्रोत START सिग्नल के साथ प्रतिक्रिया नहीं देता।
एक बार जब कोर स्टार्ट हो जाता है, तो यह RFS सिग्नल को अस्वीकार कर देता है और इनपुट डेटा फ़्रेम प्राप्त करना शुरू कर देता है। N क्लॉक अंतराल के बाद, डेटा फ़्रेम रिसेप्शन पूरा हो जाता है, और RFS सिग्नल फिर से सक्रिय हो जाता है। निम्न चित्र एक उदाहरण दिखाता हैampजब FFT इंजन START सिग्नल की आपूर्ति के लिए डेटा स्रोत की प्रतीक्षा करता है।
चित्र 3-3. RFS स्टार्ट होने का इंतजार करता है

START सिग्नल का एक स्थायी सक्रिय मान होता है, और कोर पिछले फ्रेम के खत्म होने के ठीक बाद दूसरा इनपुट फ्रेम प्राप्त करना शुरू कर देता है। डेटा स्रोत के लिए RFS सिग्नल पर नज़र रखना वैकल्पिक है। यह किसी भी समय START सिग्नल को पुष्ट कर सकता है, और कोर जितनी जल्दी हो सके दूसरा इनपुट फ्रेम स्वीकार करना शुरू कर देता है। चित्र 3-3 की स्थिति में, START सिग्नल के तुरंत बाद एक नया फ्रेम लोड होना शुरू हो जाता है। यदि START सिग्नल तब आता है जब पिछला इनपुट फ्रेम लोड हो रहा होता है, तो कोर फ्रेम खत्म होने तक प्रतीक्षा करता है और फिर दूसरा फ्रेम लोड करना शुरू कर देता है। निम्न चित्र एक और उदाहरण दिखाता हैampजहां इनपुट डेटा फ्रेम के बीच अंतराल के बिना अनिश्चित काल तक आता है। चित्र 3-4. स्ट्रीमिंग डेटा को बदलना
निम्न चित्र दिखाता है कि START सिग्नल वास्तविक इनपुट फ़्रेम से एक क्लॉक अंतराल आगे है। चित्र 3-5. START डेटा से आगे है

3.2.2

OUTP_READY और DATAO_VALID
ये दो सिग्नल डेटा रिसीवर को सूचित करते हैं कि FFT परिणाम कब तैयार हैं। OUTP_READY एक क्लॉक-वाइड पल्स है। जब आउटपुट डेटा फ़्रेम आउटपुट करने वाला होता है, तो कोर जोर देता है। आउटपुट फ़्रेम जनरेट करते समय कोर DATAO_VALID सिग्नल को जोर देता है। DATAO_VALID सिग्नल OUTP_READY सिग्नल से एक क्लॉक अंतराल पीछे रहता है। निम्न चित्र दो सिग्नल और FFTed डेटा फ़्रेम के बीच समय संबंधों को दर्शाता है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 21

चित्र 3-6. आउटपुट डेटा और हैंडशेक सिग्नल

कोरएफएफटी v8.0
समय आरेख

निम्नलिखित चित्र एक परिदृश्य दर्शाता है, जहां DATAO_VALID सिग्नल स्थायी रूप से सक्रिय रहता है, जब स्ट्रीमिंग डेटा के फ़्रेमों के बीच कोई अंतराल नहीं होता है।
चित्र 3-7. अंतराल के बिना आउटपुट डेटा स्ट्रीमिंग

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 22

कोरएफएफटी v8.0
उपकरण प्रवाह
4. उपकरण प्रवाह
यह अनुभाग CoreFFT के टूल प्रवाह का वर्णन करता है।
4.1 लाइसेंस
CoreFFT लाइसेंस लॉक है.
4.2 स्मार्टडिज़ाइन में CoreFFT कॉन्फ़िगर करना
CoreFFT Libero® IP कैटलॉग में डाउनलोड के लिए उपलब्ध है web रिपोजिटरी। कैटलॉग में सूचीबद्ध होने के बाद, कोर को स्मार्टडिजाइन प्रवाह का उपयोग करके इंस्टेंटिएट किया जा सकता है। स्मार्टडिजाइन प्रोजेक्ट बनाने का तरीका जानने के लिए, स्मार्टडिजाइन उपयोगकर्ता गाइड देखें। कोर इंस्टेंस को कॉन्फ़िगर करने और जनरेट करने के बाद, CoreFFT के साथ दिए गए टेस्ट-बेंच का उपयोग करके बुनियादी कार्यक्षमता का अनुकरण किया जा सकता है। टेस्टबेंच पैरामीटर स्वचालित रूप से CoreFFT कॉन्फ़िगरेशन में समायोजित हो जाते हैं। CoreFFT को एक बड़े डिज़ाइन के घटक के रूप में इंस्टेंटिएट किया जा सकता है।
महत्वपूर्ण: CoreFFT Libero एकीकृत डिज़ाइन वातावरण (IDE) और Libero SoC दोनों के साथ संगत है। जब तक अन्यथा निर्दिष्ट न किया जाए, यह दस्तावेज़ Libero IDE और Libero SoC दोनों को पहचानने के लिए Libero नाम का उपयोग करता है। चित्र 4-1. स्मार्टडिज़ाइन CoreFFT इंस्टेंस View
कोर को स्मार्टडिजाइन के भीतर ग्राफिकल यूजर इंटरफेस (जीयूआई) कॉन्फ़िगरेशन का उपयोग करके कॉन्फ़िगर किया जा सकता है।ampस्मार्टफ्यूजन2 परिवार के लिए GUI का स्वरूप निम्नलिखित चित्र में दर्शाया गया है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 23

चित्र 4-2. SmartDesign में CoreFFT कॉन्फ़िगर करना

कोरएफएफटी v8.0
उपकरण प्रवाह

4.3 सिमुलेशन प्रवाह
CoreFFT के लिए उपयोगकर्ता परीक्षण बेंच रिलीज़ में शामिल है। ऐसा करने के लिए, निम्न चरणों का पालन करें: 1. उपयोगकर्ता परीक्षण बेंच चलाने के लिए, Libero SoC डिज़ाइन पदानुक्रम फलक में CoreFFT इंस्टेंशिएशन के लिए डिज़ाइन रूट सेट करें। 2. Libero SoC डिज़ाइन फ़्लो विंडो में, प्री-सिंथेसाइज्ड डिज़ाइन सत्यापित करें के अंतर्गत, सिमुलेट पर राइट क्लिक करें, और फिर इंटरएक्टिवली खोलें चुनें। यह ModelSim को आमंत्रित करता है और स्वचालित रूप से सिमुलेशन चलाता है।
महत्वपूर्ण:कोर के VHDL संस्करण का अनुकरण करते समय, आप IEEE.NUMERIC_STD लाइब्रेरी चेतावनियों से छुटकारा पाना चाह सकते हैं। ऐसा करने के लिए, स्वचालित रूप से जेनरेट किए गए run.do में निम्न दो पंक्तियाँ जोड़ें file:
· सेट करें NumericStdNoWarnings -1 · सेट करें StdArithNoWarnings -1

4.3.1 २०

टेस्टबेंच CoreFFT को सत्यापित और परीक्षण करने के लिए उपयोग किए जाने वाले एकीकृत टेस्टबेंच को उपयोगकर्ता टेस्टबेंच कहा जाता है।
उपयोगकर्ता टेस्टबेंच निम्नलिखित चित्र टेस्टबेंच के लिए ब्लॉक आरेख दिखाता है। निम्नलिखित समीकरण दिखाता है कि गोल्डन व्यवहारिक FFT किस प्रकार परिमित परिशुद्धता गणनाओं को लागू करता है जो नीचे दी गई हैं
x(k) = n= 0N-1X(n)e?jnk2?/N

परिचय में समीकरण 1 या समीकरण 2, गोल्डन FFT और CoreFFT दोनों समान रूप से कॉन्फ़िगर किए गए हैं और समान परीक्षण संकेत प्राप्त करते हैं। टेस्टबेंच गोल्डन मॉड्यूल और वास्तविक CoreFFT के आउटपुट सिग्नल की तुलना करता है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 24

चित्र 4-3. CoreFFT उपयोगकर्ता टेस्टबेंच

कोरएफएफटी v8.0
उपकरण प्रवाह

टेस्टबेंच पूर्व प्रदान करता हैampजेनरेट किए गए FFT मॉड्यूल का उपयोग कैसे करें, इसके बारे में जानकारी। टेस्टबेंच को आवश्यकताओं के अनुसार संशोधित किया जा सकता है।
4.4 डिज़ाइन संबंधी बाधाएँ
कोर टाइमिंग के लिए क्लॉक सीमाओं के बीच अपवादों (यानी, गलत पथ और मल्टी साइकिल पथ) का उपयोग किया जाना चाहिए। जोड़े जाने वाले आवश्यक प्रतिबंधों के संदर्भ के लिए, पथ से CoreFFT.sdc देखें। /घटक/Actel/DirectCores/CoreFFT/ /बाधाएँ/ CoreFFT.sdc.
4.5 लिबरो एसओसी में संश्लेषण
चयनित कॉन्फ़िगरेशन के संश्लेषण को चलाने के लिए, निम्नलिखित चरणों का पालन करें: 1. कॉन्फ़िगरेशन GUI में डिज़ाइन रूट को उचित रूप से सेट करें। 2. डिज़ाइन फ़्लो टैब में, डिज़ाइन लागू करें के अंतर्गत, सिंथेसाइज़ पर राइट क्लिक करें और रन चुनें।
4.6 लिबरो एसओसी में प्लेस-एंड-रूट
डिज़ाइन रूट को उचित रूप से सेट करने और सिंथेसिस चलाने के बाद डिज़ाइन फ़्लो टैब में इम्प्लीमेंट डिज़ाइन के अंतर्गत प्लेस एंड रूट पर राइट क्लिक करें और रन पर क्लिक करें।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 25

कोरएफएफटी v8.0
सिस्टम एकीकरण
5. सिस्टम एकीकरण
यह अनुभाग एक पूर्व प्रदान करता हैampयह फ़ाइल CoreFFT के एकीकरण को दर्शाती है।
5.1 इन-प्लेस एफएफटी
निम्नलिखित आंकड़ा एक पूर्व दिखाता हैampकोर का उपयोग करने का अधिकार। जब इन-प्लेस FFT BUF_READY सिग्नल को पुष्ट करता है, तो डेटा स्रोत डेटा की आपूर्ति शुरू कर देता हैampरूपांतरित किए जाने वाले डेटा। इनपुट डेटा के काल्पनिक और वास्तविक आधे भागampफ़ाइल को एक साथ और वैधता बिट-DATAI_VALID के साथ आपूर्ति की जानी चाहिए। डेटा स्रोत एस की आपूर्ति कर सकता हैampप्रत्येक क्लॉक चक्र पर या मनमाने ढंग से धीमी दर पर (चित्र 3-1 देखें)। FFT मॉड्यूल द्वारा N-इनपुट प्राप्त करने के बादampलेस, यह BUF_READY सिग्नल को कम करता है। चित्र 5-1. उदाहरणampइन-प्लेस एफएफटी सिस्टम का विवरण

FFT इंजन डेटा तैयार होने के बाद उसे स्वचालित रूप से प्रोसेस करना शुरू कर देता है। न्यूनतम मेमोरी कॉन्फ़िगरेशन में, डेटा लोडिंग पूरी होने के तुरंत बाद प्रोसेसिंग चरण शुरू हो जाता है। बफर्ड कॉन्फ़िगरेशन में, FFT इंजन तब तक प्रतीक्षा कर सकता है जब तक कि पिछला डेटा बर्स्ट प्रोसेस न हो जाए। फिर इंजन अपने आप शुरू हो जाता है।
5.2 स्ट्रीमिंग एफएफटी
कोर हर क्लॉक साइकिल पर आने वाले डेटा पर फ़ॉरवर्ड FFT करता है। डेटा स्रोत डेटा की आपूर्ति करता रहता है जबकि डेटा रिसीवर लगातार FFT-ed परिणाम प्राप्त करता है और यदि आवश्यक हो तो ओवरफ़्लो फ़्लैग की निगरानी करता है। यदि डेटा फ़्रेम की प्रोसेसिंग की आवश्यकता होती है, तो वैकल्पिक इनपुट START सिग्नल और आउटपुट RFS सिग्नल का उपयोग किया जा सकता है। डेटा स्रोत दूसरे फ़्रेम की शुरुआत को चिह्नित करने के लिए START सिग्नल उत्पन्न करता है, और डेटा रिसीवर आउटपुट फ़्रेम की शुरुआत को चिह्नित करने के लिए RFS सिग्नल का उपयोग करता है। स्ट्रीमिंग CoreFFT अनंत जटिल डेटा स्ट्रीम को प्रोसेस कर सकता है, जैसा कि निम्न चित्र में दिखाया गया है।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 26

चित्र 5-2। भूतपूर्वampस्ट्रीमिंग FFT सिस्टम का विवरण

कोरएफएफटी v8.0
सिस्टम एकीकरण

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 27

कोरएफएफटी v8.0
परिशिष्ट A: इन-प्लेस FFT डिवाइस उपयोग…

6. परिशिष्ट A: इन-प्लेस FFT डिवाइस उपयोग और प्रदर्शन
तालिका 6-1 और तालिका 6-2 विभिन्न प्रकार के इन-प्लेस FFT आकारों और डेटा चौड़ाई के लिए उपयोग और प्रदर्शन दिखाते हैं। संख्याएँ तालिका 6-3 में सूचीबद्ध कॉन्फ़िगरेशन से प्राप्त की गई थीं।
तालिका 6-1. इन-प्लेस FFT स्मार्टफ्यूजन2 M2S050 डिवाइस उपयोग और प्रदर्शन (न्यूनतम मेमोरी कॉन्फ़िगरेशन)

कोर पैरामीटर्स

कपड़ा संसाधन उपयोग

ब्लाकों

प्रदर्शन

अंक 256

चौड़ाई 18

डीएफएफ 1227

4 लूत 1245

कुल 2472

एलएसरैम एमएसीसी

घड़ी की दर
328

एफएफटी समय (सेकंड)
3.3

512

1262

1521

2783

321

7.4

1024

1299

2029

3328

310

16.8

4096

1685

4190

5875

288

85.7

तालिका 6-2. इन-प्लेस FFT स्मार्टफ़्यूज़न2 M2S050 डिवाइस उपयोग और प्रदर्शन (बफ़र्ड कॉन्फ़िगरेशन)

कोर पैरामीटर्स

अंक की चौड़ाई

256

512

1024

4096

कपड़ा संसाधन उपयोग

फिल्म समारोह निदेशालय

4LUT

कुल

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

ब्लॉक LSRAM 7 7 7 28

एमएसीसी 4 4 4 4

प्रदर्शन

घड़ी दर FFT समय (सेकंड)

328

3.3

321

7.4

310

16.8

281

87.8

सुझाव: · तालिका 6-1 और तालिका 6-2 में दिए गए डेटा को सामान्य संश्लेषण सेटिंग्स का उपयोग करके प्राप्त किया गया था। सिंप्लीफाई आवृत्ति (मेगाहर्ट्ज) को 500 पर सेट किया गया था
· उपयोग संख्याएँ Libero v12.4 का उपयोग करके प्राप्त की जाती हैं और नए संशोधनों के साथ संभावित क्षेत्र और प्रदर्शन में सुधार हो सकता है
· संश्लेषण सेटिंग्स में, ROM घटकों को तर्क के लिए मैप किया जाता है और RAM अनुकूलन को उच्च गति के लिए मैप किया जाता है
· लेआउट सेटिंग निम्नानुसार थी:
डिज़ाइनर ब्लॉक निर्माण सक्षम
उच्च प्रयास लेआउट सक्षम
· दिखाया गया FFT समय केवल रूपांतरण समय को दर्शाता है। इसमें डेटा डाउनलोडिंग या परिणाम अपलोड करने का समय शामिल नहीं है

तालिका 6-3. इन-प्लेस FFT पोलरफायर MPF300 डिवाइस उपयोग और प्रदर्शन (न्यूनतम मेमोरी कॉन्फ़िगरेशन)

कोर पैरामीटर्स

कपड़ा संसाधन उपयोग

अधिकतम घड़ी

अंक चौड़ाई uRAM गहराई 4 LUT DFF uRAM LSRAM MACC आवृत्ति

512

939 1189 9

415

रूपांतरण समय (यूएस)
0.6

128

512

1087 1254 9

415

1.2

256

512

1501 1470 18 0

415

2.6

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 28

कोरएफएफटी v8.0
परिशिष्ट A: इन-प्लेस FFT डिवाइस उपयोग…

………… जारी रहा

कोर पैरामीटर्स

कपड़ा संसाधन उपयोग

अधिकतम घड़ी

अंक चौड़ाई uRAM गहराई 4 LUT DFF uRAM LSRAM MACC आवृत्ति

512

1519 1275 0

386

512

2494 2841 0

364

1024 २०

3088 2859 0

369

4096 २०

4161 1679 0

352

4096 २०

6426 3237 0

339

16384 २०

9667 3234 0

296

16384 २०

17285 5483 0

325

रूपांतरण समय (यूएस)
6.2 6.7 14.3 70.1 73 387 353.5

तालिका 6-4. इन-प्लेस FFT पोलरफ़ायर MPF300 डिवाइस उपयोग और प्रदर्शन (बफ़र्ड कॉन्फ़िगरेशन)

कोर पैरामीटर्स

कपड़ा संसाधन उपयोग

अधिकतम घड़ी

अंक चौड़ाई uRAM गहराई 4 LUT DFF uRAM LSRAM MACC आवृत्ति

रूपांतरण समय (यूएस)

512

1294 1543 21 0

351

0.7

256

512

2099 2050 42 0

351

3.1

512

2858 2858 84 0

351

6.8

1024 २०

512

4962 4488 168 0

278

18.7

16384 २०

12346 6219 0

126

335

342

टिप: · तालिका 6-3 और तालिका 6-4 में डेटा सामान्य लिबरो SoC टूल सेटिंग्स का उपयोग करके प्राप्त किया गया था। टाइमिंग कंस्ट्रेन्ट को 400 मेगाहर्ट्ज पर सेट किया गया था
· उपयोग संख्याएँ Libero v12.4 का उपयोग करके प्राप्त की जाती हैं और नए संशोधनों के साथ संभावित क्षेत्र और प्रदर्शन में सुधार हो सकता है
· संश्लेषण सेटिंग्स में, ROM घटकों को तर्क के लिए मैप किया जाता है और RAM अनुकूलन को उच्च गति के लिए मैप किया जाता है
· स्थान और मार्ग को समय-संचालित उच्च प्रयास लेआउट के लिए निर्धारित किया गया था
· FFT समय केवल रूपांतरण समय को दर्शाता है। इसमें डेटा डाउनलोडिंग या परिणाम अपलोड करने का समय शामिल नहीं है

महत्वपूर्ण: पोलरफायर SoC परिवार के लिए FPGA संसाधन और प्रदर्शन डेटा पोलरफायर परिवार के समान है।

तालिका 6-5. इन-प्लेस FFT उपयोग और प्रदर्शन कॉन्फ़िगरेशन पैरामीटर इनवर्स स्केल SCALE_EXP_ON HDL प्रकार

मान 0 0 0 वेरिलॉग

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 29

कोरएफएफटी v8.0
परिशिष्ट बी: स्ट्रीमिंग एफएफटी डिवाइस उपयोग…

7. परिशिष्ट बी: स्ट्रीमिंग एफएफटी डिवाइस उपयोग और प्रदर्शन
निम्नलिखित तालिका विभिन्न स्ट्रीमिंग FFT कॉन्फ़िगरेशन के उपयोग और प्रदर्शन को सूचीबद्ध करती है।
तालिका 7-1. स्ट्रीमिंग FFT स्मार्टफ़्यूज़न2 M2S050T स्पीड ग्रेड -1

कोर पैरामीटर्स

स्रोत का उपयोग

ब्लाकों

घड़ी की दर

FFT_SIZE DATA_BITS TWID_BITS क्रम DFF 4LUT कुल LSRAM uRAM MACC

रिवर्स 2198 1886 4084 0

241

सामान्य 1963 1600 3563 0

241

रिवर्स 3268 2739 6007 0

225

रिवर्स 3867 3355 7222 0

217

128

रिवर्स 4892 4355 9247 5

216

256

रिवर्स 5510 5302 10812 7

229

256

सामान्य 5330 5067 10406 3

229

256

रिवर्स 8642 7558 16200 8

223

512

रिवर्स 6634 6861 13495 10

228

512

रिवर्स 9302 8862 18164 12

228

1024

रिवर्स 10847 11748 22595 17

225

1024

रिवर्स 11643 12425 24068 19

221

टिप: · uRAM की अधिकतम गहराई 64 पर सेट की गई थी
· उपयोग संख्याएँ Libero v12.4 का उपयोग करके प्राप्त की जाती हैं, और नए संशोधनों के साथ संभावित क्षेत्र और प्रदर्शन में सुधार हो सकता है
· संश्लेषण सेटिंग्स में, ROM घटकों को तर्क के लिए मैप किया जाता है और RAM अनुकूलन को उच्च गति के लिए मैप किया जाता है। सिंप्लीफाई आवृत्ति 500 पर सेट की गई थी
· लेआउट उच्च प्रयास मोड सेट किया गया था

तालिका 7-2. स्ट्रीमिंग FFT पोलरफायर MPF300 स्पीड ग्रेड -1

कोर पैरामीटर्स
FFT_SIZE DATA_BIT TWID_BITS स्केल uRAM ऑर्डर गहराई

स्रोत का उपयोग

घड़ी

4LUT DFF uRAM LSRAM MACC दर

256 रिवर्स 1306 1593 6

319

256 सामान्य 1421 1700 12 0

319

256 रिवर्स 1967 2268 18 0

319

256 रिवर्स 2459 2692 15 0

319

128

256 सामान्य 4633 4911 44 0

310

256

बंद

256 सामान्य 6596 6922 94 0

307

256

512

रिवर्स 8124 8064 0

304

रिवर्स 6686 5691 0

293

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 30

कोरएफएफटी v8.0
परिशिष्ट बी: स्ट्रीमिंग एफएफटी डिवाइस उपयोग…

………..जारी मुख्य पैरामीटर
FFT_SIZE DATA_BIT TWID_BITS स्केल uRAM ऑर्डर गहराई

स्रोत का उपयोग

घड़ी

4LUT DFF uRAM LSRAM MACC दर

1024

रिवर्स 13974 10569 0

304

1024

सामान्य 14289 10816 0

307

2048

सामान्य 12852 7640 0

304

2048

रिवर्स 12469 7319 0

315

4096

सामान्य 29977 14288 0

305

4096

512 सामान्य 34448 17097 120 48

301

टिप: · पिछली तालिका में डेटा विशिष्ट लिबरो एसओसी टूल सेटिंग्स का उपयोग करके प्राप्त किया गया था। टाइमिंग कंस्ट्रेंट को 400 मेगाहर्ट्ज पर सेट किया गया था
· स्ट्रीमिंग आर्किटेक्चर की डिवाइस उपयोग संख्या AXI4S इंटरफ़ेस और मूल इंटरफ़ेस दोनों के लिए लगभग समान है
· उपयोग संख्याएँ Libero v12.4 का उपयोग करके प्राप्त की जाती हैं, और नए संशोधनों के साथ संभावित क्षेत्र और प्रदर्शन में सुधार हो सकता है
· संश्लेषण सेटिंग्स में, ROM घटकों को तर्क के लिए मैप किया जाता है और RAM अनुकूलन को उच्च गति के लिए मैप किया जाता है
· समय-संचालित उच्च प्रयास लेआउट के लिए स्थान और मार्ग निर्धारित किया गया था
· पोलरफायर एसओसी परिवार के लिए FPGA संसाधन और प्रदर्शन डेटा पोलरफायर परिवार के समान है

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 31

कोरएफएफटी v8.0
संशोधन इतिहास

8. संशोधन इतिहास
संशोधन इतिहास दस्तावेज़ में लागू किए गए परिवर्तनों का वर्णन करता है। परिवर्तनों को संशोधन के अनुसार सूचीबद्ध किया गया है, जो सबसे हालिया प्रकाशन से शुरू होता है।
तालिका 8-1। संशोधन इतिहास

पुनरीक्षण दिनांक विवरण

08/2022 दस्तावेज़ के संशोधन सी में, तालिका 6-1, तालिका 6-2, तालिका 6-3, तालिका 6-4, तालिका 7-1 को अद्यतन किया गया।

और तालिका 7-2.

07/2022 दस्तावेज़ के संशोधन बी में परिवर्तनों की सूची निम्नलिखित है:

· अद्यतन: 2 में तालिका 2-2.1.2. बंदरगाह।

· अद्यतन: 2 में तालिका 4-2.2.2. बंदरगाह।

· अद्यतन: 4.4. डिज़ाइन बाधाएँ.

· हटाया गया: “समय संबंधी बाधाओं को कॉन्फ़िगर करना” अनुभाग.

07/2022 दस्तावेज़ के संशोधन ए में परिवर्तनों की सूची निम्नलिखित है:

· दस्तावेज़ को माइक्रोचिप टेम्पलेट में स्थानांतरित कर दिया गया।

· दस्तावेज़ संख्या को 50003348 से अद्यतन करके DS50200267A कर दिया गया।

· निम्नलिखित अनुभाग अद्यतन किये गये हैं:

तालिका 1 में विशेषताएं.

डिवाइस उपयोग और प्रदर्शन.

तालिका 1-2 में 1.4.4.2. अनस्केल्ड मोड इनपुट बिट चौड़ाई सीमाएँ।

1 में चित्र 7-1.4.4.3. स्केल शेड्यूल दर्ज करना.

तालिका 1-3 में 1.4.4.3. स्केल अनुसूची दर्ज करना।

तालिका 2-3 में 2.2.1. कॉन्फ़िगरेशन पैरामीटर.

तालिका 2-4 में 2.2.2. बंदरगाह।

तालिका 2-2 में 2.1.2. बंदरगाह।

4 में चित्र 2-4.2. SmartDesign में CoreFFT कॉन्फ़िगर करना.

· निम्नलिखित अनुभाग जोड़े गए हैं: 1.4.3. स्ट्रीमिंग FFT आउटपुट डेटा शब्द क्रम। 2.2.3. AXI4 स्ट्रीमिंग इंटरफ़ेस के लिए इनपुट/आउटपुट डेटा फ़्रेम प्रारूप। 4.3. सिमुलेशन प्रवाह। 4.4. डिज़ाइन बाधाएँ। 4.5. लिबरो SoC में संश्लेषण। 4.6. लिबरो SoC में प्लेस-एंड-रूट।
· निम्नलिखित अनुभाग हटा दिए गए हैं: “समर्थित संस्करण।” “प्राकृतिक आउटपुट क्रम।”

—

पोलरफायर® SoC समर्थन जोड़ा गया।

—

“उत्पाद समर्थन”: हटाया गया.

—

CoreFFT v7.0 से संबंधित परिवर्तन अपडेट किए गए।

—

CoreFFT v6.4 से संबंधित परिवर्तन अपडेट किए गए।

—

CoreFFT v6.3 से संबंधित परिवर्तन अपडेट किए गए।

—

समर्थित परिवारों (SAR 47942) से संबंधित अद्यतन परिवर्तन।

—

CoreFFT v6.1 से संबंधित परिवर्तन अपडेट किए गए।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 32

कोरएफएफटी v8.0
संशोधन इतिहास

………..जारी संशोधन तिथि

—

विवरण
दस्तावेज़ के संशोधन 3.0 में परिवर्तनों की सूची निम्नलिखित है: · CoreFFT v6.0 से संबंधित अद्यतन परिवर्तन। · रिलीज़ में SmartFusion2 परिवार (केवल इन-प्लेस आर्किटेक्चर) के लिए समर्थन जोड़ा गया है।
दस्तावेज़ के संशोधन 2.0 में परिवर्तनों की सूची निम्नलिखित है: · CoreFFT v5.0 से संबंधित अद्यतन परिवर्तन। · यह रिलीज़ मौजूदा इन-प्लेस CoreFFT v4.0 में एक नया आर्किटेक्चर जोड़ता है। · नया आर्किटेक्चर स्ट्रीमिंग फ़ॉरवर्ड और इनवर्स FFT का समर्थन करता है जो डेटा की उच्च गति स्ट्रीम को परिवर्तित करता है।
प्रारंभिक रिहाई।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 33

कोरएफएफटी v8.0
माइक्रोचिप एफपीजीए समर्थन
माइक्रोचिप एफपीजीए उत्पाद समूह ग्राहक सेवा, ग्राहक तकनीकी सहायता केंद्र सहित विभिन्न सहायता सेवाओं के साथ अपने उत्पादों का समर्थन करता है webसाइट, और दुनिया भर में बिक्री कार्यालयों। ग्राहकों को सलाह दी जाती है कि वे समर्थन से संपर्क करने से पहले माइक्रोचिप ऑनलाइन संसाधनों पर जाएँ क्योंकि यह बहुत संभावना है कि उनके प्रश्नों का उत्तर पहले ही दिया जा चुका है। तकनीकी सहायता केंद्र से संपर्क करें webसाइट www.microchip.com/support पर। एफपीजीए डिवाइस पार्ट नंबर का उल्लेख करें, उपयुक्त केस श्रेणी का चयन करें और डिज़ाइन अपलोड करें fileतकनीकी सहायता केस बनाते समय। गैर-तकनीकी उत्पाद सहायता, जैसे उत्पाद मूल्य निर्धारण, उत्पाद उन्नयन, अद्यतन जानकारी, ऑर्डर स्थिति और प्राधिकरण के लिए ग्राहक सेवा से संपर्क करें।
· उत्तरी अमेरिका से, 800.262.1060 पर कॉल करें · शेष विश्व से, 650.318.4460 पर कॉल करें · विश्व में कहीं से भी, 650.318.8044 पर फ़ैक्स करें
माइक्रोचिप सूचना
माइक्रोचिप Webसाइट
माइक्रोचिप हमारे माध्यम से ऑनलाइन समर्थन प्रदान करता है webसाइट www.microchip.com/ पर। यह webसाइट बनाने के लिए प्रयोग किया जाता है fileग्राहकों के लिए आसानी से उपलब्ध जानकारी और जानकारी। उपलब्ध सामग्री में से कुछ में शामिल हैं:
· उत्पाद समर्थन डेटा शीट और इरेटा, एप्लिकेशन नोट्स और एसampसॉफ्टवेयर प्रोग्राम, डिजाइन संसाधन, उपयोगकर्ता गाइड और हार्डवेयर समर्थन दस्तावेज, नवीनतम सॉफ्टवेयर रिलीज और संग्रहीत सॉफ्टवेयर
· सामान्य तकनीकी सहायता अक्सर पूछे जाने वाले प्रश्न (एफएक्यू), तकनीकी सहायता अनुरोध, ऑनलाइन चर्चा समूह, माइक्रोचिप डिज़ाइन पार्टनर प्रोग्राम सदस्य सूची
· माइक्रोचिप उत्पाद चयनकर्ता और ऑर्डरिंग गाइड का व्यवसाय, नवीनतम माइक्रोचिप प्रेस विज्ञप्ति, सेमिनार और घटनाओं की सूची, माइक्रोचिप बिक्री कार्यालयों, वितरकों और कारखाने के प्रतिनिधियों की सूची
उत्पाद परिवर्तन अधिसूचना सेवा
माइक्रोचिप की उत्पाद परिवर्तन अधिसूचना सेवा ग्राहकों को माइक्रोचिप उत्पादों के बारे में नवीनतम जानकारी रखने में मदद करती है। जब भी किसी निर्दिष्ट उत्पाद परिवार या रुचि के विकास उपकरण से संबंधित परिवर्तन, अपडेट, संशोधन या त्रुटियाँ होंगी, तो सब्सक्राइबर्स को ईमेल अधिसूचना प्राप्त होगी। पंजीकरण करने के लिए, www.microchip.com/pcn पर जाएँ और पंजीकरण निर्देशों का पालन करें।
ग्राहक सहेयता
माइक्रोचिप उत्पादों के उपयोगकर्ता कई चैनलों के माध्यम से सहायता प्राप्त कर सकते हैं: · वितरक या प्रतिनिधि · स्थानीय बिक्री कार्यालय · एम्बेडेड समाधान इंजीनियर (ईएसई) · तकनीकी सहायता
ग्राहकों को सहायता के लिए अपने वितरक, प्रतिनिधि या ईएसई से संपर्क करना चाहिए। ग्राहकों की सहायता के लिए स्थानीय बिक्री कार्यालय भी उपलब्ध हैं। इस दस्तावेज़ में बिक्री कार्यालयों और स्थानों की एक सूची शामिल है। के माध्यम से तकनीकी सहायता उपलब्ध है webसाइट पर: www.microchip.com/support
माइक्रोचिप डिवाइस कोड सुरक्षा सुविधा
माइक्रोचिप उत्पादों पर कोड सुरक्षा सुविधा के निम्नलिखित विवरण पर ध्यान दें:

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 34

कोरएफएफटी v8.0
· माइक्रोचिप उत्पाद उनके विशेष माइक्रोचिप डेटा शीट में निहित विनिर्देशों को पूरा करते हैं। · माइक्रोचिप का मानना है कि इसके उत्पादों का परिवार सुरक्षित है जब इच्छित तरीके से, परिचालन के दायरे में उपयोग किया जाता है।
विनिर्देशों, और सामान्य परिस्थितियों में। · माइक्रोचिप अपने बौद्धिक संपदा अधिकारों को महत्व देता है और आक्रामक रूप से उनकी रक्षा करता है। कोड का उल्लंघन करने का प्रयास
माइक्रोचिप उत्पाद की सुरक्षा सुविधाओं का उपयोग करना सख्त वर्जित है और यह डिजिटल मिलेनियम कॉपीराइट अधिनियम का उल्लंघन कर सकता है। · न तो माइक्रोचिप और न ही कोई अन्य सेमीकंडक्टर निर्माता अपने कोड की सुरक्षा की गारंटी दे सकता है। कोड सुरक्षा का मतलब यह नहीं है कि हम उत्पाद की "अटूट" होने की गारंटी दे रहे हैं। कोड सुरक्षा लगातार विकसित हो रही है। माइक्रोचिप अपने उत्पादों की कोड सुरक्षा सुविधाओं को लगातार बेहतर बनाने के लिए प्रतिबद्ध है।
कानूनी नोटिस
इस प्रकाशन और यहां दी गई जानकारी का उपयोग केवल माइक्रोचिप उत्पादों के साथ किया जा सकता है, जिसमें आपके एप्लिकेशन के साथ माइक्रोचिप उत्पादों को डिजाइन, परीक्षण और एकीकृत करना शामिल है। इस जानकारी का किसी अन्य तरीके से उपयोग इन शर्तों का उल्लंघन करता है। डिवाइस एप्लिकेशन से संबंधित जानकारी केवल आपकी सुविधा के लिए प्रदान की जाती है और इसे अपडेट द्वारा प्रतिस्थापित किया जा सकता है। यह सुनिश्चित करना आपकी ज़िम्मेदारी है कि आपका आवेदन आपके विनिर्देशों के अनुरूप है। अतिरिक्त सहायता के लिए अपने स्थानीय माइक्रोचिप बिक्री कार्यालय से संपर्क करें या www.microchip.com/en-us/support/ design-help/client-support-services पर अतिरिक्त सहायता प्राप्त करें।
यह जानकारी माइक्रोचिप द्वारा “जैसी है वैसी ही” प्रदान की गई है। माइक्रोचिप इस जानकारी से संबंधित किसी भी प्रकार का कोई प्रतिनिधित्व या वारंटी नहीं देता है, चाहे वह व्यक्त हो या निहित, लिखित या मौखिक, वैधानिक या अन्यथा, जिसमें गैर-उल्लंघन, व्यापारिकता और किसी विशेष उद्देश्य के लिए उपयुक्तता की निहित वारंटी या इसकी स्थिति, गुणवत्ता या प्रदर्शन से संबंधित वारंटी शामिल हैं, लेकिन इन्हीं तक सीमित नहीं हैं।
किसी भी स्थिति में माइक्रोचिप किसी भी प्रकार के अप्रत्यक्ष, विशेष, दंडात्मक, आकस्मिक या परिणामी नुकसान, क्षति, लागत या व्यय के लिए उत्तरदायी नहीं होगी, चाहे वह किसी भी कारण से हुई हो, भले ही माइक्रोचिप को इस संभावना के बारे में सूचित किया गया हो या नुकसान का पूर्वानुमान लगाया जा सकता हो। कानून द्वारा अनुमत पूर्ण सीमा तक, सूचना या इसके उपयोग से संबंधित किसी भी तरह के सभी दावों पर माइक्रोचिप की कुल देयता उस शुल्क की राशि से अधिक नहीं होगी, यदि कोई हो, जिसे आपने सूचना के लिए माइक्रोचिप को सीधे भुगतान किया है।
जीवन रक्षक और/या सुरक्षा अनुप्रयोगों में माइक्रोचिप उपकरणों का उपयोग पूरी तरह से खरीदार के जोखिम पर है, और खरीदार ऐसे उपयोग से होने वाले किसी भी और सभी नुकसानों, दावों, मुकदमों या खर्चों से माइक्रोचिप को बचाने, क्षतिपूर्ति करने और हानिरहित रखने के लिए सहमत है। जब तक अन्यथा न कहा जाए, किसी भी माइक्रोचिप बौद्धिक संपदा अधिकारों के तहत कोई लाइसेंस, निहित रूप से या अन्यथा, नहीं दिया जाता है।
ट्रेडमार्क
माइक्रोचिप नाम और लोगो, माइक्रोचिप लोगो, एडेप्टेक, एवीआर, एवीआर लोगो, एवीआर फ्रीक्स, बेसटाइम, बिटक्लाउड, क्रिप्टो मेमोरी, क्रिप्टोआरएफ, डीएसपीआईसी, फ्लेक्सपीडब्ल्यूआर, हेल्डो, आईग्लू, ज्यूकब्लॉक्स, कीलोक, क्लेर, लैनचेक, लिंकएमडी, मैक्स स्टाइलस, मैक्स टच, मीडियाएलबी, मेगाएवीआर, माइक्रोसेमी, माइक्रोसेमी लोगो, मोस्ट, मोस्ट लोगो, एमपीएलएबी, ऑप्टोलाइजर, पीआईसी, पिकोपावर, पिकस्टार्ट, पीआईसी32 लोगो, पोलरफायर, प्रोचिप डिजाइनर, क्यूटच, एसएएम-बीए, सेनजेन्यूटी, स्पाईएनआईसी, एसएसटी, एसएसटी लोगो, सुपरफ्लैश, सिमेट्रिककॉम , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, और XMEGA USA और अन्य देशों में शामिल माइक्रोचिप टेक्नोलॉजी के पंजीकृत ट्रेडमार्क हैं।
AgileSwitch, APT, क्लॉकवर्क्स, द एंबेडेड कंट्रोल सॉल्यूशंस कंपनी, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, और ZL USA में शामिल माइक्रोचिप टेक्नोलॉजी के पंजीकृत ट्रेडमार्क हैं।
आसन्न कुंजी दमन, AKS, एनालॉग-फॉर-द-डिजिटल युग, कोई भी संधारित्र, AnyIn, AnyOut, संवर्धित स्विचिंग, BlueSky, BodyCom, क्लॉकस्टडियो, कोडगार्ड, क्रिप्टो प्रमाणीकरण, क्रिप्टोऑटोमोटिव, क्रिप्टोकंपेनियन, क्रिप्टो नियंत्रक, dsPICDEM, dsPICDEM.net, गतिशील औसत मिलान , DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, इन-सर्किट सीरियल प्रोग्रामिंग, ICSP, INICnet, इंटेलिजेंट पैरेललिंग, IntelliMOS, इंटर-चिप कनेक्टिविटी, जिटरब्लॉकर, नॉब-ऑन-डिस्प्ले, KoD, maxCrypto, maxView, मेमब्रेन, मिंडी, मिवि, एमपीएएसएम, एमपीएफ, एमपीएलएबी प्रमाणित लोगो, एमपीएलआईबी, एमपीलिंक, मल्टीट्रैक, नेटडिटैच, ओमनीसिएंट कोड जेनरेशन, पीआईसीडीईएम, पीआईसीडीईएम.नेट, पिककिट, पिकटेल, पावरस्मार्ट, प्योरसिलिकॉन, क्यूमैट्रिक्स, रियल आइस, रिपल ब्लॉकर, आरटीएक्स, आरटीजी4, एसएएम-

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 35

कोरएफएफटी v8.0
ICE, सीरियल क्वाड I/O, सिंपलमैप, सिम्पलीफाई, स्मार्टबफर, स्मार्टएचएलएस, स्मार्ट-आईएस, स्टोरक्लैड, एसक्यूआई, सुपरस्विचर, सुपरस्विचर II, स्विचटेक, सिंक्रोफाई, टोटल एंड्योरेंस, ट्रस्टेड टाइम, टीएसएचएआरसी, यूएसबीचेक, वैरीसेंस, वेक्टरब्लॉक्स, वेरिफाई, Viewस्पैन, वाइपरलॉक, एक्सप्रेसकनेक्ट और ज़ेना माइक्रोचिप टेक्नोलॉजी इनकॉर्पोरेटेड के यूएसए और अन्य देशों में ट्रेडमार्क हैं। SQTP माइक्रोचिप टेक्नोलॉजी इनकॉर्पोरेटेड का यूएसए में एक सर्विस मार्क है। Adaptec लोगो, फ़्रीक्वेंसी ऑन डिमांड, सिलिकॉन स्टोरेज टेक्नोलॉजी और Symmcom अन्य देशों में माइक्रोचिप टेक्नोलॉजी इंक के पंजीकृत ट्रेडमार्क हैं। GestIC माइक्रोचिप टेक्नोलॉजी जर्मनी II GmbH & Co. KG का पंजीकृत ट्रेडमार्क है, जो माइक्रोचिप टेक्नोलॉजी इंक की एक सहायक कंपनी है। यहाँ उल्लिखित अन्य सभी ट्रेडमार्क उनकी संबंधित कंपनियों की संपत्ति हैं। © 2022, माइक्रोचिप टेक्नोलॉजी इनकॉर्पोरेटेड और इसकी सहायक कंपनियाँ। सभी अधिकार सुरक्षित। आईएसबीएन: 978-1-6683-1058-8
गुणवत्ता प्रबंधन प्रणाली
माइक्रोचिप की गुणवत्ता प्रबंधन प्रणालियों के संबंध में जानकारी के लिए कृपया www.microchip.com/quality पर जाएँ।

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 36

अमेरिका की
कॉर्पोरेट कार्यालय 2355 वेस्ट चैंडलर ब्लाव्ड। चांडलर, AZ 85224-6199 दूरभाष: 480-792-7200 फैक्स: 480-792-7277 तकनीकी सहायता: www.microchip.com/support Web पता: www.microchip.com अटलांटा डुलुथ, GA टेली: 678-957-9614 फैक्स: 678-957-1455 ऑस्टिन, TX दूरभाष: 512-257-3370 बोस्टन वेस्टबरो, एमए दूरभाष: 774-760-0087 फैक्स: 774-760-0088 शिकागो इटास्का, आईएल दूरभाष: 630-285-0071 फैक्स: 630-285-0075 डलास एडिसन, TX दूरभाष: 972-818-7423 फैक्स: 972-818-2924 डेट्रॉइट नोवी, एमआई दूरभाष: 248-848-4000 ह्यूस्टन, TX दूरभाष: 281-894-5983 इंडियानापोलिस नोबल्सविले, आईएन दूरभाष: 317-773-8323 फैक्स: 317-773-5453 दूरभाष: 317-536-2380 लॉस एंजिल्स मिशन विएजो, सीए दूरभाष: 949-462-9523 फैक्स: 949-462-9608 दूरभाष: 951-273-7800 रैले, एनसी दूरभाष: 919-844-7510 न्यूयॉर्क, एनवाई दूरभाष: 631-435-6000 सैन जोस, सीए दूरभाष: 408-735-9110 दूरभाष: 408-436-4270 कनाडा - टोरंटो दूरभाष: 905-695-1980 फैक्स: 905-695-2078

दुनिया भर में बिक्री और सेवा

एशिया/प्रशांत
ऑस्ट्रेलिया - सिडनी दूरभाष: 61-2-9868-6733 चीन - बीजिंग दूरभाष: 86-10-8569-7000 चीन - चेंगदू दूरभाष: 86-28-8665-5511 चीन - चोंगकिंग दूरभाष: 86-23-8980-9588 चीन - डोंगगुआन दूरभाष: 86-769-8702-9880 चीन - गुआंगज़ौ दूरभाष: 86-20-8755-8029 चीन - हांग्जो दूरभाष: 86-571-8792-8115 चीन - हांगकांग एसएआर दूरभाष: 852-2943-5100 चीन - नानजिंग दूरभाष : 86-25-8473-2460 चीन - क़िंगदाओ दूरभाष: 86-532-8502-7355 चीन - शंघाई दूरभाष: 86-21-3326-8000 चीन - शेनयांग दूरभाष: 86-24-2334-2829 चीन - शेन्ज़ेन दूरभाष: 86 -755-8864-2200 चीन - सूज़ौ दूरभाष: 86-186-6233-1526 चीन - वुहान दूरभाष: 86-27-5980-5300 चीन - जियान दूरभाष: 86-29-8833-7252 चीन - ज़ियामेन दूरभाष: 86-592 -2388138 चीन - झुहाई दूरभाष: 86-756-3210040

एशिया/प्रशांत
भारत - बेंगलुरु दूरभाष: 91-80-3090-4444 भारत - नई दिल्ली दूरभाष: 91-11-4160-8631 भारत - पुणे दूरभाष: 91-20-4121-0141 जापान - ओसाका दूरभाष: 81-6-6152-7160 जापान - टोक्यो दूरभाष: 81-3-6880- 3770 कोरिया - डेगू दूरभाष: 82-53-744-4301 कोरिया - सियोल दूरभाष: 82-2-554-7200 मलेशिया - कुआलालंपुर दूरभाष: 60-3-7651-7906 मलेशिया - पेनांग दूरभाष: 60-4-227-8870 फिलीपींस - मनीला दूरभाष: 63-2-634-9065 सिंगापुर दूरभाष: 65-6334-8870 ताइवान - सीन चू दूरभाष: 886-3-577-8366 ताइवान - काऊशुंग दूरभाष: 886- 7-213-7830 ताइवान - ताइपे दूरभाष: 886-2-2508-8600 थाईलैंड - बैंकॉक दूरभाष: 66-2-694-1351 वियतनाम - हो ची मिन्ह दूरभाष: 84-28-5448-2100

यूरोप
ऑस्ट्रिया – वेल्स टेली: 43-7242-2244-39 फैक्स: 43-7242-2244-393 डेनमार्क – कोपेनहेगन टेली: 45-4485-5910 फैक्स: 45-4485-2829 फिनलैंड – एस्पो टेली: 358-9-4520-820 फ्रांस – पेरिस टेली: 33-1-69-53-63-20 फैक्स: 33-1-69-30-90-79 जर्मनी – गार्चिंग टेली: 49-8931-9700 जर्मनी – हान टेली: 49-2129-3766400 जर्मनी – हीलब्रोन टेली: 49-7131-72400 जर्मनी – कार्लज़ूए टेली: 49-721-625370 जर्मनी – म्यूनिख टेली: 49-89-627-144-0 फैक्स: 49-89-627-144-44 जर्मनी – रोसेनहेम टेली: 49-8031-354-560 इज़राइल – राआनाना टेली: 972-9-744-7705 इटली – मिलान टेली: 39-0331-742611 फैक्स: 39-0331-466781 इटली – पडोवा टेली: 39-049-7625286 नीदरलैंड – ड्रूनेन टेली: 31-416-690399 फैक्स: 31-416-690340 नॉर्वे – ट्रॉनहेम टेली: 47-72884388 पोलैंड – वारसॉ टेली: 48-22-3325737 रोमानिया – बुखारेस्ट टेली: 40-21-407-87-50 स्पेन – मैड्रिड टेलीफ़ोन: 34-91-708-08-90 फ़ैक्स: 34-91-708-08-91 स्वीडन – गोथेनबर्ग टेलीफ़ोन: 46-31-704-60-40 स्वीडन – स्टॉकहोम टेलीफ़ोन: 46-8-5090-4654 यूके – वोकिंगहैम टेलीफ़ोन: 44-118-921-5800 फ़ैक्स: 44-118-921-5820

उपयोगकर्ता गाइड

DS50003348C-पृष्ठ 37

दस्तावेज़ / संसाधन

माइक्रोचिप v8.0 कोरएफएफटी फूरियर ट्रांसफॉर्म [पीडीएफ] उपयोगकर्ता गाइड
v8.0 CoreFFT फ़ूरियर ट्रांसफ़ॉर्म, v8.0 CoreFFT, फ़ूरियर ट्रांसफ़ॉर्म, ट्रांसफ़ॉर्म

संदर्भ

उपयोगकर्ता पुस्तिका

v8.0 कोरएफएफटी फूरियर ट्रांसफॉर्म

कोरएफएफटी v8.0

विशेष विवरण

उत्पाद उपयोग निर्देश

इन-प्लेस एफएफटी

स्ट्रीमिंग एफएफटी

सामान्य प्रश्न

प्रश्न: कौन से रूपांतरण आकार समर्थित हैं?

प्रश्न: इनपुट डेटा प्रारूप क्या है?

प्रश्न: क्या CoreFFT फॉरवर्ड और इनवर्स FFT का समर्थन करता है?
संचालन?

दस्तावेज़ / संसाधन

संदर्भ

एक टिप्पणी छोड़ें

उत्तर रद्द

v8.0 कोरएफएफटी फूरियर ट्रांसफॉर्म

कोरएफएफटी v8.0

विशेष विवरण

उत्पाद उपयोग निर्देश

इन-प्लेस एफएफटी

स्ट्रीमिंग एफएफटी

सामान्य प्रश्न

प्रश्न: कौन से रूपांतरण आकार समर्थित हैं?

प्रश्न: इनपुट डेटा प्रारूप क्या है?

प्रश्न: क्या CoreFFT फॉरवर्ड और इनवर्स FFT का समर्थन करता है? संचालन?

दस्तावेज़ / संसाधन

संदर्भ

संबंधित पोस्ट

एक टिप्पणी छोड़ें

उत्तर रद्द

प्रश्न: क्या CoreFFT फॉरवर्ड और इनवर्स FFT का समर्थन करता है?
संचालन?