पोलर फायर के लिए माइक्रोचिप UG0877 SLVS-EC रिसीवर FPGA यूजर गाइड
पोलर फायर FPGA के लिए माइक्रोचिप UG0877 SLVS-EC रिसीवर

अंतर्वस्तु छिपाना
1 संशोधन इतिहास
2 एसएलवीएस-ईसी आईपी
3 दस्तावेज़ / संसाधन
3.1 संदर्भ
4 संबंधित पोस्ट

संशोधन इतिहास

संशोधन इतिहास दस्तावेज़ में लागू किए गए परिवर्तनों का वर्णन करता है। परिवर्तन वर्तमान प्रकाशन से शुरू होकर संशोधन द्वारा सूचीबद्ध हैं।

संशोधन 4.0
निम्नलिखित इस दस्तावेज़ के संशोधन 4.0 में किए गए परिवर्तनों का सारांश है।

  • बदला हुआ चित्र 2, पृष्ठ 2, चित्र 3, पृष्ठ 3, चित्र 8, पृष्ठ 6 और चित्र 9, पृष्ठ 7।
  • हटाया गया अनुभाग ट्रांसमिट पीएलएल, पृष्ठ 4।
  • अद्यतित तालिका 1, पृष्ठ 3, तालिका 3, पृष्ठ 7, तालिका 4, पृष्ठ 7, और तालिका 5, पृष्ठ 8।
  • पिक्सेल क्लॉक जेनरेशन के लिए अपडेटेड सेक्शन PLL, पेज 4।
  • अद्यतित अनुभाग कॉन्फ़िगरेशन पैरामीटर, पृष्ठ 7।

संशोधन 3.0
निम्नलिखित इस दस्तावेज़ के संशोधन 3.0 में किए गए परिवर्तनों का सारांश है।

  • एसएलवीएस-ईसी आईपी, पृष्ठ 2
  • पृष्ठ 3 पर तालिका 7

संशोधन 2.0
निम्नलिखित इस दस्तावेज़ के संशोधन 2.0 में किए गए परिवर्तनों का सारांश है।

  • एसएलवीएस-ईसी आईपी, पृष्ठ 2
  • ट्रांसीवर कॉन्फ़िगरेशन, पेज 3
  • पृष्ठ 3 पर तालिका 7

संशोधन 1.0
संशोधन 1.0 इस दस्तावेज़ का पहला प्रकाशन था

एसएलवीएस-ईसी आईपी

SLVS-EC अगली पीढ़ी के उच्च-रिज़ॉल्यूशन CMOS इमेज सेंसर के लिए Sony का हाई-स्पीड इंटरफ़ेस है। यह मानक एम्बेडेड क्लॉक तकनीक के कारण लेन-टू-लेन तिरछा करने के लिए सहिष्णु है। यह हाई-स्पीड और लंबी दूरी की ट्रांसमिशन के मामले में बोर्ड-स्तरीय डिज़ाइन को आसान बनाता है। SLVS-EC Rx IP कोर इमेज सेंसर डेटा प्राप्त करने के लिए PolarFire FPGA के लिए SLVS-EC इंटरफ़ेस प्रदान करता है। IP 4.752 Gbps तक की स्पीड सपोर्ट करता है। IP कोर RAW 8, RAW 10 और RAW 12 कॉन्फ़िगरेशन के लिए दो, चार और आठ लेन का समर्थन करता है। निम्नलिखित आंकड़ा SLVS-EC कैमरा समाधान के लिए सिस्टम आरेख दिखाता है।

चित्र 1 • SLVS-EC IP ब्लॉक आरेख

आरेख

Polar Fire® ट्रांसीवर का उपयोग SLVS-EC सेंसर के लिए PHY इंटरफ़ेस के रूप में किया जाता है क्योंकि SLVS-EC इंटरफ़ेस एम्बेडेड क्लॉक तकनीक का उपयोग करता है। यह 8b10b एन्कोडिंग का भी उपयोग करता है, जिसे PolarFire ट्रांसीवर का उपयोग करके पुनर्प्राप्त किया जा सकता है। PolarFire FPGA में 24 लो-पावर 12.7 Gbps ट्रांसीवर लेन हैं। इन ट्रांसीवर लेन को SLVS-EC PHY रिसीवर लेन के रूप में कॉन्फ़िगर किया जा सकता है। जैसा कि पिछले चित्र में दिखाया गया है, ट्रांसीवर आउटपुट SLVS-EC Rx IP कोर से जुड़े हैं।

SLVS-EC रिसीवर समाधान
निम्न चित्र SLVS-EC IP के Libero SoC सॉफ़्टवेयर के शीर्ष स्तर के डिज़ाइन कार्यान्वयन और SLVS-EC रिसीवर समाधान के लिए आवश्यक घटकों को दिखाता है।

चित्र 2 • SLVS-EC IP SmartDesign

स्मार्ट डिजाइन

ट्रांसीवर कॉन्फ़िगरेशन
निम्नलिखित आंकड़ा ट्रांसीवर इंटरफ़ेस कॉन्फ़िगरेशन दिखाता है।

चित्र 3 • ट्रांसीवर इंटरफ़ेस विन्यासकर्ता
कौन्फ़िगरेटर

ट्रांसीवर को दो या चार लेन में कॉन्फ़िगर किया जा सकता है। साथ ही, ट्रांसीवर की गति को "ट्रांसीवर डेटा दर" पर सेट किया जा सकता है। SLVS-EC इंटरफ़ेस निम्न तालिका में सूचीबद्ध दो बॉड दरों का समर्थन करता है।

तालिका 1 • एसएलवीएस-ईसी बॉड दर

बॉड ग्रेड एमबीपीएस में बॉड दर
1 1188
2 2376
3 4752

पिक्सेल क्लॉक जनरेशन के लिए PLL
ट्रांसीवर जनित फैब्रिक क्लॉक यानी LANE0_RX_CLOCK से पिक्सेल क्लॉक उत्पन्न करने के लिए एक PLL की आवश्यकता होती है। निम्नलिखित पिक्सेल घड़ी उत्पन्न करने का सूत्र है।
पिक्सेल घड़ी = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
रॉ 8 के लिए PF_CCC को कॉन्फ़िगर करें जैसा कि नीचे दिए गए चित्र में दिखाया गया है।

चित्र 4 • क्लॉक कंडीशनिंग सर्किटरी

क्लॉक कंडीशनिंग सर्किट्री

डिजाइन विवरण
निम्न चित्र SLVS-EC फ़्रेम स्वरूप संरचना दिखाता है।

चित्र 5 • SLVS-EC फ़्रेम स्वरूप संरचना

फ़्रेम प्रारूप संरचना

पैकेट हेडर में मान्य लाइनों के साथ फ्रेम के प्रारंभ और अंत के संकेतों के बारे में जानकारी होती है। SLVS-EC पैकेट बनाने के लिए पैकेट हेडर के ऊपर PHY कंट्रोल कोड जोड़े जाते हैं। निम्न तालिका SLVS-EC प्रोटोकॉल में उपयोग किए जाने वाले विभिन्न PHY नियंत्रण कोडों को सूचीबद्ध करती है।

तालिका 2 • PHY नियंत्रण कोड

PHY नियंत्रण कोड 8b10b प्रतीक संयोजन
प्रारंभ कोड के.28.5 - के.27.7 - के.28.2 - के.27.7
अंत कोड के.28.5 - के.29.7 - के.30.7 - के.29.7
पैड कोड के.23.7 - के.28.4 - के.28.6 - के.28.3
सिंक कोड के.28.5 - डी.10.5 - डी.10.5 - डी.10.5
निष्क्रिय कोड डी.00.0 - डी.00.0 - डी.00.0 - डी.00.0

एसएलवीएस-ईसी आरएक्स आईपी कोर
यह खंड SLVS-EC रिसीवर आईपी के हार्डवेयर कार्यान्वयन विवरण का वर्णन करता है। निम्न चित्र Sony SLVS-EC रिसीवर समाधान दिखाता है जिसमें Polar Fire SLVS-EC RX IP शामिल है। इस आईपी का उपयोग पोलर फायर ट्रांसीवर इंटरफेस ब्लॉक के संयोजन में किया जाता है। निम्नलिखित आंकड़ा SLVS-EC Rx IP के आंतरिक ब्लॉकों को दिखाता है।

चित्र 6 • SLVS-EC RX IP के आंतरिक ब्लॉक

आंतरिक ब्लॉक

एलाइनर
यह मॉड्यूल PolarFire ट्रांसीवर ब्लॉक से डेटा प्राप्त करता है और सिंक कोड के साथ संरेखित करता है। यह मॉड्यूल ट्रांसीवर से प्राप्त बाइट्स में सिंक कोड की तलाश करता है और बाइट सीमा को लॉक करता है।

slvsec_phy_rx
यह मॉड्यूल संरेखक से डेटा प्राप्त करता है और आने वाले SLVS PHY पैकेट को डिकोड करता है। यह मॉड्यूल तुल्यकालन अनुक्रम से गुजरता है और फिर, स्टार्ट कोड से शुरू होने वाले pkt_en सिग्नल उत्पन्न करता है और अंत कोड पर समाप्त होता है। यह डेटा पैकेट से पीएडी कोड को भी हटा देता है और डेटा को अगले मॉड्यूल में भेजता है जो कि slvsrx_decoder है।

slvsrx_decoder
यह मॉड्यूल slvsec_phy_rx मॉड्यूल से डेटा प्राप्त करता है और पेलोड से पिक्सेल डेटा निकालता है। यह मॉड्यूल प्रति लेन प्रति चार पिक्सेल निकालता है और आउटपुट को भेजता है। यह सक्रिय वीडियो डेटा को मान्य करने वाली सक्रिय लाइनों के लिए लाइन वैध संकेत उत्पन्न करता है। यह SLVS-EC पैकेट के पैकेट हेडर में फ्रेम स्टार्ट और फ्रेम एंड बिट्स को देखकर फ्रेम वैलिड सिग्नल भी उत्पन्न करता है।

डेटा डिकोडिंग स्टेट्स के साथ FSM
निम्न चित्र SLVS-EC RX IP के लिए FSM दिखाता है।

चित्र 7 • SLVS-EC RX IP के लिए FSM

आरेख

एसएलवीएस-ईसी रिसीवर आईपी कॉन्फ़िगरेशन
निम्नलिखित आंकड़ा एसएलवीएस-ईसी रिसीवर आईपी कॉन्फिगरेटर दिखाता है।

चित्र 8 • SLVS-EC रिसीवर IP विन्यासकर्ता

कौन्फ़िगरेटर

कॉन्फ़िगरेशन पैरामीटर
निम्न तालिका एसएलवीएस-ईसी रिसीवर आईपी ब्लॉक के हार्डवेयर कार्यान्वयन में उपयोग किए जाने वाले कॉन्फ़िगरेशन पैरामीटर के विवरण को सूचीबद्ध करती है। ये सामान्य पैरामीटर हैं और आवेदन आवश्यकताओं के आधार पर भिन्न हो सकते हैं।

तालिका 3 • कॉन्फ़िगरेशन पैरामीटर्स

नाम का विवरण
डेटा_चौड़ाई इनपुट पिक्सेल डेटा चौड़ाई। रॉ 8, रॉ 10 और रॉ 12 को सपोर्ट करता है।
LANE_WIDTH संख्या SLVS-EC लेन की। दो, चार और आठ लेन का समर्थन करता है।
BUFF_DEPTH बफर की गहराई। सक्रिय वीडियो लाइन में सक्रिय पिक्सेल की संख्या।

निम्नलिखित समीकरण का उपयोग करके बफर गहराई की गणना की जा सकती है:
BUFF_DEPTH = छत ((क्षैतिज संकल्प * रॉ चौड़ाई) / (32 * लेन चौड़ाई))
Example: RAW चौड़ाई = 8, लेन चौड़ाई = 4, और क्षैतिज रिज़ॉल्यूशन = 1920 पिक्सेल
BUFF_DEPTH = सील ((1920 * 8)/ (32* 4)) = 120

इनपुट और आउटपुट
निम्न तालिका SLVS-EC RX IP कॉन्फ़िगरेशन पैरामीटर के इनपुट और आउटपुट पोर्ट सूचीबद्ध करती है

तालिका 4 • इनपुट और आउटपुट पोर्ट

सिग्नल का नाम दिशा चौड़ाई विवरण
लेन#_RX_CLK इनपुट 1 उस विशेष लेन के लिए ट्रांसीवर से बरामद घड़ी
लेन#_RX_READY इनपुट 1 लेन के लिए डेटा रेडी सिग्नल
लेन#_RX_VALID इनपुट 1 लेन के लिए डेटा मान्य संकेत
लेन#_RX_DATA इनपुट 32 लेन ने ट्रांसीवर से डेटा बरामद किया
LINE_VALID_O उत्पादन 1 एक पंक्ति में सक्रिय पिक्सेल के लिए डेटा मान्य संकेत
FRAME_VALID_O उत्पादन 1 एक फ्रेम में सक्रिय लाइनों के लिए वैध संकेत
डेटा_OUT_O उत्पादन डेटा_चौड़ाई*लेन_चौड़ाई*4 पिक्सेल डेटा आउटपुट

समय आरेख
निम्नलिखित आंकड़ा SLVS-EC IP टाइमिंग आरेख दिखाता है।

चित्र 9 • SLVS-EC IP समय आरेख

समय आरेख

संसाधन उपयोग
निम्न तालिका के रूप में के संसाधन उपयोग को दर्शाता हैample SLVS-EC रिसीवर कोर रॉ 300 और चार लेन और 1 क्षैतिज रिज़ॉल्यूशन कॉन्फ़िगरेशन के लिए PolarFire FPGA (MPF1152TS-8FCG1920I पैकेज) में लागू किया गया।

तालिका 5 • संसाधन उपयोग

तत्व प्रयोग
डीएफएफ 3001
4-इनपुट एलयूटी 1826
एलएसआरएएम 16

दस्तावेज़ / संसाधन

PolarFire FPGA के लिए माइक्रोचिप UG0877 SLVS-EC रिसीवर [पीडीएफ] उपयोगकर्ता गाइड
UG0877, UG0877 PolarFire FPGA के लिए SLVS-EC रिसीवर, PolarFire FPGA के लिए SLVS-EC रिसीवर, PolarFire FPGA के लिए रिसीवर, PolarFire FPGA

संदर्भ

संबंधित पोस्ट

एक टिप्पणी छोड़ें

आपकी ईमेल आईडी प्रकाशित नहीं की जाएगी। आवश्यक फ़ील्ड चिह्नित हैं *