माइक्रोचिप RTG4 विकिरण सहनशील पीढ़ी4
परिचय
यह अनुप्रयोग नोट विभिन्न वेक्टरॉन घड़ी स्रोतों और इंटरफ़ेस सर्किटों का वर्णन करता है, जिनका उपयोग RTG4 विकिरण-सहिष्णु FPGA के SerDes ब्लॉकों के संदर्भ घड़ी (REFCLK) इनपुट को चलाने के लिए किया जा सकता है।
माइक्रोचिप RTG4 (रेडिएशन-टॉलरेंट जेनरेशन4) FPGA (फील्ड प्रोग्रामेबल गेट एरे) दो प्रकार के क्लॉक इनपुट में क्लॉक सिग्नल प्राप्त कर सकता है:
- डिजिटल फैब्रिक में तर्क के लिए घड़ी के रूप में उपयोग के लिए RTG4 सामान्य प्रयोजन और समर्पित घड़ी इनपुट पिन में घड़ी संकेत।
- घड़ी संकेत SerDes ब्लॉक संदर्भ घड़ी इनपुट पिन में, जो चिप पर समर्पित उच्च गति SerDes ब्लॉक द्वारा उपयोग के लिए एक संदर्भ घड़ी इनपुट करता है।
इस एप्लिकेशन नोट के लिए दो प्रकार के क्लॉक इनपुट में से, RTG4 REFCLK इनपुट की जाँच की जाएगी। RTG4 REFCLK इनपुट को FPGA डिज़ाइनर द्वारा विभिन्न रिसीवर प्रकारों (डिफरेंशियल या सिंगल-एंडेड सिग्नल) में से किसी एक के लिए प्रोग्राम किया जा सकता है, और प्रत्येक की लॉजिक स्तर की आवश्यकताएँ होती हैं जिनके लिए मानक क्लॉक ड्राइवर के साथ उपयोग किए जाने पर ठीक से काम करने के लिए डायरेक्ट इंटरफ़ेस या ट्रांसलेशन इंटरफ़ेस सर्किट कनेक्शन की आवश्यकता होगी (तालिका 4 देखें)। RTG4 डिजिटल फैब्रिक (ऊपर दिया गया प्रकार '1') को क्लॉक इनपुट प्रदान करने की जानकारी यहाँ प्रस्तुत नहीं की गई है, लेकिन इसे RTG4 REFCLK रिसीवरों को क्लॉक इनपुट प्रदान करने की तरह ही एक मानक ड्राइवर क्लॉक के साथ जोड़ा जा सकता है।
इन उपकरणों को सूचीबद्ध करने और चर्चा करने के अलावा, यह एप्लिकेशन नोट, तालिका 4 में प्रस्तुत आउटपुट लॉजिक स्तरों के साथ क्लॉक स्रोत ड्राइवरों के लिए आवश्यक RTG4 REFCLK इनपुट विनिर्देशन लॉजिक स्तरों का सारांश भी प्रस्तुत करता है। एप्लिकेशन नोट, RTG4 DevKit में परीक्षण किए गए कुछ विशिष्ट तरंगों के साथ सेटअप और माप भी दिखाता है, ताकि यह विश्वास दिलाया जा सके कि समाधान हार्डवेयर में काम करते हैं।
RTG4 FPGA REFCLK इनपुट चलाने के लिए घड़ियाँ
यह अनुप्रयोग नोट RTG4 REFCLK के लिए बहु-ऑसिलेटर श्रृंखलाओं के उपयोग, आवश्यक परिपथ-तंत्र और संगत सेटिंग्स का विवरण देता है। तालिका 1 ग्राहकों को सामान्य आवृत्तियों पर ऑर्डर करने योग्य ऑसिलेटर भाग संख्याओं के लिए एक त्वरित संदर्भ प्रदान करती है। सूचीबद्ध ऑसिलेटर 2.5V या 3.3V सिंगल-एंडेड CMOS या 3.3V पूरक LVDS आउटपुट, 100 krad न्यूनतम कुल आयनीकरण खुराक (TID) वाले हैं, और इन्हें LVCMOS25, LVCMOS33, या LVDS25_ODT सेटिंग के साथ RTG4 से सीधे जोड़ा जा सकता है। RTG4 के स्क्रीनिंग स्तरों के पूर्ण अनुपालन को पूरा करने वाले सबसे कम लागत वाले विकल्पों को सूचीबद्ध किया गया है। यदि अन्य विन्यास, विकिरण स्तर (300 krad तक), या ऑसिलेटर संलग्नक आवश्यक हैं, तो तालिका 1 के बाद की जानकारी प्रदान की गई है। तालिका 1 के बाद की जानकारी अनुपालन उद्देश्यों के लिए भी प्रदान की गई है।
तालिका 1: तीन प्राथमिक संदर्भ घड़ी आवृत्तियों पर अनुशंसित वेक्टरॉन उच्च विश्वसनीयता ऑसिलेटर मॉडल।
| FPGA स्क्रीनिंग स्तर | मुख्य घड़ी आवृत्ति | आउटपुट लॉजिक | ऑसिलेटर मॉडल संख्या | वेक्टरॉन उच्च विश्वसनीयता ऑसिलेटर मानक संदर्भ |
| ईएस, एमएस, प्रोटो | 100 मेगाहर्ट्ज | सीएमओएस | 1157D100M0000BX | ओएस-68338 |
| B | 1157B100M0000BE | |||
| ईवी, वी | 1157R100M0000बीएस | |||
| ईएस, एमएस, प्रोटो | 100 मेगाहर्ट्ज | एलवीडीएस | 1203D100M0000BX | DOC203679 |
| B | 1203B100M0000BE | |||
| ईवी, वी | 1203R100M0000बीएस | |||
| ईएस, एमएस, प्रोटो | 125 मेगाहर्ट्ज | सीएमओएस | 1403D125M0000BX | DOC204900 |
| 1403D125M0000CX | ||||
| B | 125 मेगाहर्ट्ज | सीएमओएस | 1403B125M0000BE | DOC204900 |
| 1403B125M0000CE | ||||
| EV | 125 मेगाहर्ट्ज | सीएमओएस | 1403R125M0000बीएस | DOC204900 |
| 1403R125M0000सीएस | ||||
| ईएस, एमएस, प्रोटो | 125 मेगाहर्ट्ज | एलवीडीएस | 1203D125M0000BX | DOC203679 |
| B | 1203B125M0000BE | |||
| ईवी, वी | 1203R125M0000बीएस | |||
| ईएस, एमएस, प्रोटो | 156.25 मेगाहर्ट्ज | एलवीडीएस | 1203D156M2500BX | DOC203679 |
| B | 1203B156M2500BE | |||
| ईवी, वी | 1203R156M2500बीएस |
यदि किसी प्रोग्राम को वैकल्पिक आवृत्ति, लॉजिक आउटपुट, आपूर्ति वॉल्यूम की आवश्यकता होती हैtagई, टीआईडी स्तर, या ऑसिलेटर संलग्नक, निम्नलिखित सभी वेक्टरॉन उच्च विश्वसनीयता ऑसिलेटर मानकों को आरईएफसीएलके के रूप में उपयोग करने के लिए अनुशंसित किया जाता है।
- एलवीडीएस (सेटअप चित्र 2 और चित्र 4 देखें):
- एलवीपीईसीएल (सेटअप चित्र 7, चित्र 9 और चित्र 11 देखें):
- DOC203810, ऑसिलेटर विशिष्टता, हाई-रिलीज़ मानक के लिए हाइब्रिड क्लॉक, LVPECL आउटपुट
- सीएमओएस (चित्र 13 देखें):
- ओएस-68338, ऑसिलेटर विशिष्टता, हाइब्रिड घड़ी, हाई-रिलीज़ मानक, CMOS आउटपुट (3.3V आपूर्ति, 100 krad)
- DOC206379, ऑसिलेटर विशिष्टता, हाई-रिलीज़ मानक के लिए हाइब्रिड घड़ी, 300 krad सहनशील CMOS (3.3V आपूर्ति, 300 krad)
- DOC204900, ऑसिलेटर विशिष्टता, हाई-रिलीज़ मानक के लिए हाइब्रिड घड़ी, उच्च आवृत्ति CMOS (2.5V/3.3V आपूर्ति, 100 krad)
RTG4 FPGA REFCLK इनपुट
RTG4 REFCLK इनपुट को FPGA डिज़ाइनर द्वारा नीचे सूचीबद्ध IO मानकों में से किसी एक के अनुसार कॉन्फ़िगर किया जा सकता है (संदर्भ: UG0567 उपयोगकर्ता गाइड की तालिका 5, RTG4 FPGA हाई-स्पीड सीरियल इंटरफेस)।
तालिका 2: इनपुट कॉन्फ़िगरेशन विकल्प
| SERDES_VDDI आपूर्ति | 3.3 वी | 2.5 वी | 1.8 वी |
| समर्थित मानक | एलवीटीटीएल/एलवीसीएमओएस33 | एलवीसीएमओएस25 | एलवीसीएमओएस18 |
| एलवीडीएस33 | एलवीडीएस25 (नोट 1) | एसएसटीएल18-कक्षा 1 | |
| एलवीपीईसीएल | आरएसडीएस | एसएसटीएल18-कक्षा 2 | |
| आरएसडीएस | मिनी-एलवीडीएस | एचएसएलटी18-कक्षा 1 | |
| मिनी-एलवीडीएस | एसएसटीएल25-कक्षा 1 | — | |
| — | एसएसटीएल25-कक्षा 2 | — |
टिप्पणी
- LVDS33 और LVDS25 के लिए, डिजाइनरों को इष्टतम जिटर प्रदर्शन प्राप्त करने के लिए सही समाप्ति और सामान्य-मोड अनुशंसाओं के लिए RGT4 I/O उपयोगकर्ता मार्गदर्शिका और DS0131 RTG4 FPGA डेटा शीट का संदर्भ लेना चाहिए।
- HCSL इनपुट, Libero के LVDS I/O STD इनपुट के साथ सीधे समर्थित हैं। Libero में कोई विशिष्ट HCSL I/O STD उपलब्ध नहीं है और HCSL की आवश्यकता वाले डिज़ाइन LVDS25 I/O मानक का उपयोग करके समर्थित हैं।
I/O मानक को प्रोग्रामिंग करने से संबंधित REFCLK इनपुट प्रकार भी सेट हो जाएगा। इस एप्लिकेशन नोट में निम्नलिखित लोकप्रिय REFCLK इनपुट अनुशंसाओं के साथ प्रस्तुत किए गए हैं:
- एलवीडीएस25_ओडीटी: ODT, ऑफ-डाई टर्मिनेशन के दौरान उत्पन्न विद्युत असंततताओं को कम करके सिग्नलिंग वातावरण को बेहतर बनाता है; इस प्रकार, यह उच्च सिग्नलिंग दरों (Microchip_RTG4_FPGA_IO_user_Guide_UG0741_V4) पर विश्वसनीय संचालन को सक्षम बनाता है। यह अंतर्निहित ODT के साथ रिसीवर तक जाने वाली ट्रांसमिशन लाइनों पर कॉमन-मोड नॉइज़ रिजेक्शन भी प्रदान करता है जिससे नॉइज़ उत्सर्जन और नॉइज़ इंटरफेरेंस कम होते हैं। LVDS25_ODT को चलाने के लिए LVDS या LVPECL क्लॉक (इंटरफ़ेस सर्किट आवश्यक) का उपयोग किया जा सकता है।
- एलवीडीएस25: सर्वोत्तम तरंगरूप और जिटर प्रदर्शन के लिए LVDS25_ODT का उपयोग करने की अनुशंसा की जाती है। LVDS25 का उपयोग करते समय एक बाह्य विभेदक समापन आवश्यक होता है। मानक LVDS ड्राइवर के साथ उपयोग करते समय VID न्यूनतम आवश्यकता मार्जिन को बेहतर बनाने के लिए 200Ω (सामान्य) का एक बाह्य विभेदक समापन प्रतिरोधक लागू किया जा सकता है।
बेहतर तरंगरूप और जिटर प्रदर्शन के लिए 200Ω लोड को RTG4 रिसीवर इनपुट पिन के जितना संभव हो सके उतना करीब रखा जाना चाहिए। - एलवीडीएस33: 0.50V की न्यूनतम VID आवश्यकता के कारण इसका उपयोग करने की अनुशंसा नहीं की जाती है, जो कि मानक LVDS आउटपुट अंतर वॉल्यूम से अधिक हैtag0.34V का e और न्यूनतम LVPECL आउटपुट अंतर वॉल्यूम से भी अधिक हैtagतालिका 4 के अनुसार 0.470V का ई.
- एलवीपीईसीएल33: 1.8V अधिकतम की VICM आवश्यकता के कारण इसका उपयोग करने की अनुशंसा नहीं की जाती है, जो मानक LVPECL आउटपुट कॉमन मोड वॉल्यूम से कम हैtag2.0V का, और 0.600V न्यूनतम की VID आवश्यकता के कारण, जो न्यूनतम LVPECL आउटपुट अंतर वॉल्यूम से अधिक हैtagतालिका 4 के अनुसार 0.470V का ई.
- एलवीसीएमओएस33/एलवीसीएमओएस25: यह उपयोग के लिए अनुशंसित है। ये सिंगल-एंडेड REFCLK इनपुट हैं, जिनमें घटकों की संख्या कम करने के लिए सरल प्रत्यक्ष कनेक्शन के लिए किसी इंटरफ़ेस ट्रांसलेटिंग सर्किट की आवश्यकता नहीं होती है। OS-68338 3.3V क्लॉक 100 MHz तक का उपयोग LVCMOS33 को चलाने के लिए किया जा सकता है। 300 krad DOC206379 3.3V क्लॉक 80 MHz तक का उपयोग LVCMOS33 को चलाने के लिए किया जा सकता है। तेज़ गति के लिए, DOC204900 की 125 MHz तक की उच्च आवृत्ति 2.5V/3.3V CMOS क्लॉक का उपयोग LVCMOS25 (2.5V क्लॉक के साथ प्रयुक्त) या LVCMOS33 (3.3V क्लॉक के साथ प्रयुक्त) को चलाने के लिए किया जा सकता है। उच्च आवृत्ति CMOS DOC204900 की अधिकतम ऑपरेटिंग आवृत्ति 160 मेगाहर्ट्ज है, लेकिन RTG4 रिसीवर की उच्च इनपुट कैपेसिटेंस 20 pF अधिकतम के कारण इसका अनुप्रयोग 125 मेगाहर्ट्ज तक सीमित है। यह अनुप्रयोग सीमा, पावर अपव्यय सूत्र का उपयोग करते हुए, ऑसिलेटर क्लॉक की आउटपुट सिंक/स्रोत धारा क्षमता और कैपेसिटिव लोड (इस मामले में 20 pF) पर आधारित है।
कैपेसिटिव-लोड बिजली खपत की गणना निम्नलिखित समीकरण के माध्यम से की जाती है।
समीकरण 1:
कहाँ:
C = लोड धारिता.
f = सिग्नल आवृत्ति.
आईसी = गतिशील उपभोग धारा.
पी=सी x वी सीसी₂ xf=वी सीसी x आईसी
आईसी =सी x वी सीसी xf
उदाहरणार्थamp125 मेगाहर्ट्ज और 3.0V आपूर्ति पर, उपभोग धारा की गणना 20 pF x 3.0V x 125 मेगाहर्ट्ज = 7.5 mA के रूप में की जाती है, जो कि 12 mA के अनुशंसित सिंक/स्रोत धारा से कम होने की उम्मीद है (संदर्भ: TI 54AC00-SP, DOC204900 ऑसिलेटर में प्रयुक्त आउटपुट बफर)।
RTG4 REFCLK इनपुट वॉल्यूमTAGE विनिर्देश और ड्राइवर आउटपुट डेटा
इनपुट वॉल्यूमtagतालिका 4 में प्रस्तुत ड्राइवर आउटपुट डेटा के लिए विनिर्देश सीमाएं प्रदान करने के लिए RTG4 REFCLK इनपुट की आवश्यकताओं को तालिका 3 में सूचीबद्ध किया गया है।
तालिका 3: RTG4 SERDES REFCLK इनपुट वॉल्यूमTAGई विनिर्देश (नोट 1)
| आरईएफसीएलके इनपुट | आपूर्ति वॉल्यूमtagई (वीडीडीआई) |
VID (नोट 2) |
Vआईसीएम (नोट 2) |
||||
| न्यूनतम | प्रकार. | अधिकतम. | न्यूनतम | प्रकार. | अधिकतम. | ||
| एलवीडीएस25_ओडीटी | 2.5 वी ± 5% | 0.20 वी | 0.35 वी | 2.40 वी | 0.05 वी | 1.25 वी | 1.50 वी |
| एलवीडीएस25 | 2.5 वी ± 5% | 0.20 वी | 0.35 वी | 2.40 वी | 0.05 वी | 1.25 वी | 2.20 वी |
| एलवीडीएस33 (नोट 3) | 3.3 वी ± 5% | 0.50 वी | — | 2.40 वी | 0.60 वी | 1.25 वी | 1.80 वी |
| एलवीपीईसीएल33 (नोट 3) | 3.3 वी ± 5% | 0.60 वी | — | 2.40 वी | 0.60 वी | — | 1.80 वी |
|
— |
VIL |
VIH |
|||||
| एलवीसीएमओएस25 | 2.5 वी ± 5% | -0.30 वी | — | 0.70 वी | 1.7 वी | — | 2.625 वी |
| एलवीसीएमओएस33 | 3.3 वी ± 5% | -0.30 वी | — | 0.80 वी | 2.0 वी | — | 3.450 वी |
टिप्पणी
- SerDes REFCLK इनपुट वॉल्यूम पर अधिक जानकारी के लिए माइक्रोचिप RTG4_FPGA डेटा शीट देखेंtagई विनिर्देश.
- चित्र 1 विभेदक इनपुट के लिए VID और VICM दर्शाता है। ध्यान दें कि VID, VDiff का आधा है, और एक इनपुट से ग्राउंड तक संदर्भित एकल-अंत सिग्नल के बराबर है।
- LVDS33 और LVPECL33 का उपयोग न करें जैसा कि RTG4 FPGA REFCLK इनपुट अनुभाग में LVDS33 और LVPECL33 के लिए बताया गया है। तालिका 4 में दिए गए आउटपुट डेटा रेंज के साथ इन विनिर्देश सीमाओं की तुलना इस निष्कर्ष के समर्थन में की गई है।
चित्र 1: विभेदक इनपुट के लिए VID और VICM.
इसके अलावा, VICM और VID को नीचे दिए गए सूत्रों की शर्तों को पूरा करना होगा:
समीकरण 2:
VICM + (V ID/2)< VDDI + 0.4V
और
VICM- (VID/2)>–0.3V
तालिका 4: क्लॉक ड्राइवर इंटरफ़ेस कॉन्फ़िगरेशन और आउटपुट डेटा (नोट 1)
| सेटअप चित्र | इंटरफ़ेस विन्यास | VID (नोट 2) | Vआईसीएम (नोट 2) | ||||
| न्यूनतम | प्रकार. | अधिकतम. | न्यूनतम | प्रकार. | अधिकतम. | ||
| आंकड़ा 2 (नोट 3) | LVDS से LVDS25_ODT प्रत्यक्ष इंटरफ़ेस | 0.250 वी | 0.340 वी | 0.450 वी | 1.125 वी | 1.250 वी | 1.450 वी |
| आंकड़ा 4 (नोट 4) | LVDS से LVDS25 200Ω समाप्ति | 0.520 वी | 0.610 वी | 0.720 वी | 1.125 वी | 1.350 वी | 1.500 वी |
| आंकड़ा 7 (नोट 5) | LVPECL से LVDS25_ODT VICM 3.3V-पूर्वाग्रह | 0.470 वी | 0.800 वी | 0.950 वी | नोट 5 | 1.240 वी | नोट 5 |
| आंकड़ा 9 (नोट 6) | LVPECL से LVDS25_ODT VICM स्व-पूर्वाग्रह | 0.470 वी | 0.800 वी | 0.950 वी | 1.030 वी | 1.233 वी | 1.437 वी |
| आंकड़ा 11 (नोट 7) | LVPECL से LVDS25_ODT VICM सेल्फ-बायस2 | 0.289 वी | 0.493 वी | 0.586 वी | 1.030 वी | 1.233 वी | 1.437 वी |
|
— |
VIL |
VIH |
|||||
| आंकड़ा 13 (नोट 8) | CMOS से LVCMOS33 | 0.297 वी | 0.330 वी | 0.363 वी | 2.673 वी | 2.970 वी | 3.267 वी |
| (नोट 8) | CMOS से LVCMOS25 | 0.237 वी | 0.250 वी | 0.263 वी | 2.138 वी | 2.250 वी | 2.363 वी |
टिप्पणी
- आउटपुट डेटा को RTG4 REFCLK इनपुट वॉल्यूम के अनुरूप VID और VICM के रूप में रिकॉर्ड किया जाता हैtagसंदर्भ। क्लॉक स्रोत उपयोग और इंटरफ़ेस सर्किट के विवरण के लिए सेटअप चित्र और परिणामी तरंगरूप देखें। अतिरिक्त जानकारी के लिए जिटर मापन अनुभाग भी देखें।
- VID और VICM ग्राउंड से संबंधित हैं। VID एक सिंगल-एंडेड सिग्नल है जिसे RTG4 रिसीवर के इनपुट पर RTG4 REFCLK इनपुट के विशिष्ट VID के अनुरूप मापा जाता है (तालिका 3 का नोट 2 देखें)। सभी लॉजिक स्तर RTG4 REFCLK इनपुट के लिए आवश्यक सूत्रों की शर्तों को भी पूरा करते हैं: VICM + (VID/2) < VDDI + 0.4V और VICM – (VID/2) > –0.3V।
- सेटअप चित्र 2: VID और VICM सीमाएँ आउटपुट वॉल्यूम द्वारा परिभाषित की जाती हैंtagवेक्टरॉन की तालिका 2 से ई स्तर
मानक LVDS के लिए DOC203679. - सेटअप चित्र 4: VID और VICM के विशिष्ट मान माप द्वारा निर्धारित किए जाते हैं।
- सेटअप चित्र 7: VID रेंज आउटपुट वॉल्यूम का उपयोग करके निर्धारित की जाती हैtagवेक्टरॉन DOC203810 की तालिका 2 से ई स्तर, "आउटपुट वॉल्यूमtagई: वीओएच = वीसीसी – 1.085 से वीसीसी – 0.880, वीओएल = वीसीसी – 1.830 से वीसीसी – 1.555”.
The biasing network resistors (R3 to R6) and its supply voltagइस योजना के लिए VICM रेंज निर्धारित की जाएगी। - सेटअप चित्र 9: VID रेंज आउटपुट वॉल्यूम का उपयोग करके निर्धारित की जाती हैtagवेक्टरॉन DOC203810 की तालिका 2 से ई स्तर, "आउटपुट वॉल्यूमtagई: वीओएच = वीसीसी – 1.085 से वीसीसी – 0.880, वीओएल = वीसीसी – 1.830 से वीसीसी – 1.555”.
LVPECL आउटपुट कॉमन मोड वॉल्यूमtage की गणना VCC – 1.3V के रूप में की जाती है। 3.3V ±10% के VCC के साथ, प्रतिरोधक के नाममात्र मानों के साथ इस इंटरफ़ेस योजना के लिए VICM 1.030V से 1.437V तक होता है। - सेटअप चित्र 11: VID रेंज आउटपुट वॉल्यूम का उपयोग करके निर्धारित की जाती हैtagवेक्टरॉन की तालिका 2 से ई स्तर
DOC203810, "आउटपुट वॉल्यूमtage: VOH = VCC – 1.085 से VCC – 0.880, VOL = VCC – 1.830 से VCC – 1.555”, और वॉल्यूम के माध्यम सेtagई डिवाइडर, 51Ω और 82Ω रेसिस्टर नेटवर्क। LVPECL आउटपुट कॉमन मोड वॉल्यूमtage की गणना VCC – 1.3V के रूप में की जाती है। 3.3V ±10% के VCC के साथ, प्रतिरोधक के नाममात्र मानों के साथ इस इंटरफ़ेस योजना के लिए VICM 1.030V से 1.437V तक होता है। - सेटअप चित्र 13: VIL और VIH श्रेणी मानक CMOS तर्क स्तरों द्वारा निर्धारित की जाती है, जैसे VIL = VCC x 0.1 और VIH = VCC x 0.9, जहाँ VCC आपूर्ति मात्रा हैtagई 3.3V ±10% या 2.5V ±5%.
RTG4 स्क्रीनिंग स्तरों बनाम ऑसिलेटर स्क्रीनिंग और वंशावली की तुलना
MIL-PRF-38535 (रेडिएशन हार्डन इलेक्ट्रॉनिक्स के लिए) और MIL-PRF55310 (क्रिस्टल ऑसिलेटर्स के लिए) में सूचीबद्ध आवश्यकताओं में अंतर के कारण, स्क्रीनिंग स्तरों और घटक वंशावली में सटीक मिलान उपलब्ध नहीं हैं। तालिका 5 RTG4 के लिए स्क्रीनिंग स्तरों और वेक्टरन ऑसिलेटर्स के लिए अनुशंसित संगत स्क्रीनिंग और वंशावली स्तरों का सारांश प्रस्तुत करती है। ग्राहकों को सलाह दी जाती है कि वे पुनः प्रयास करें।view पूर्ण अनुपालन सुनिश्चित करने के लिए मिशन महत्वपूर्ण अनुप्रयोगों के लिए लागू विनिर्देशों का पालन करना।
तालिका 5: आरटीजी4 स्क्रीनिंग स्तर बनाम ऑसिलेटर स्क्रीनिंग और वंशावली
| आरटीजी4 स्क्रीनिंग स्तर | ऑसिलेटर स्क्रीनिंग | ऑसिलेटर घटक वंशावली | विवरण |
| ईएस, एमएस, प्रोटो | X | D | इंजीनियरिंग मॉडल हार्डवेयर, जिसमें उच्च विश्वसनीयता डिजाइन का उपयोग किया गया है, जिसमें मीट्रिक ग्रेड घटक और नॉन-स्वेप्ट क्वार्ट्ज शामिल हैं। |
| B | E | B | सैन्य ग्रेड हार्डवेयर, सैन्य ग्रेड घटकों और स्वेप्ट क्वार्ट्ज के साथ उच्च विश्वसनीयता डिजाइन का उपयोग करता है। |
| ईवी, वी | S | R | 100 क्रैड डाई, स्पेस ग्रेड घटकों और स्वेप्ट क्वार्ट्ज के साथ स्पेस ग्रेड हार्डवेयर। |
सामान्य सिफारिशें और सारांश
- जब डिफरेंशियल ड्राइविंग के लिए 200Ω टर्मिनेशन जैसे बाहरी प्रतिरोधक का उपयोग किया जाता है, तो उसे डिफरेंशियल रिसीवर इनपुट पिन के जितना संभव हो सके करीब रखा जाना चाहिए। अन्यथा, तरंगरूप और कंपन बहुत कम हो जाएँगे।
- सर्वोत्तम तरंगरूप और जिटर प्रदर्शन के लिए सभी क्लॉक ड्राइवर प्रकारों के लिए RTG4 अंतर रिसीवर को या तो बाहरी प्रतिरोधक (100Ω या 200Ω) या ODT (RTG4 ऑन-डाई टर्मिनेशन) के साथ इनपुट पर समाप्त किया जाना चाहिए।
- क्लॉक ऑसिलेटर ड्राइवर को RTG4 रिसीवर के इनपुट पिन के यथासंभव निकट रखा जाना चाहिए, ताकि हस्तक्षेप को कम करने में मदद मिले और संभावित प्रतिबाधा बेमेल के कारण ट्रांसमिशन लाइन पर प्रतिबिंबन को न्यूनतम किया जा सके।
- तालिका 4 में सूचीबद्ध ड्राइवरों और इंटरफ़ेस सर्किट का उपयोग करने की अनुशंसा की जाती है। RTG4 REFCLK इनपुट LVDS33 और LVPECL33 का उपयोग न करें।
तालिका 6: RTG4 REFCLK इनपुट और क्लॉक ड्राइवर मैट्रिक्स
| सिग्नल प्रकार | आरटीजी4 |
वेक्टरॉन क्लॉक ड्राइवर |
|||||
| REFCLK इनपुट | घड़ी का प्रकार | स्पेक ड्राइंग | विकिरण सहनशीलता | आपूर्ति वॉल्यूमtage | अधिकतम. आवृत्ति | समाप्ति सर्किट | |
| अंतर | एलवीडीएस25_ओडीटी | एलवीडीएस | DOC203679 | 100 क्रैड | 3.3 वी | 200 मेगाहर्ट्ज | सीधा इंटरफ़ेस आंकड़ा 2 |
| DOC206903 | 300 क्रैड | 3.3 वी | 200 मेगाहर्ट्ज | ||||
| एलवीडीएस25_ओडीटी | एलवीपीईसीएल | DOC203810 | 50 क्रैड (ELDRS) | 3.3 वी | 700 मेगाहर्ट्ज | आंकड़ा 7, आंकड़ा 9, आंकड़ा 11 | |
| एलवीडीएस25 | एलवीडीएस | DOC203679 | 100 क्रैड | 3.3 वी | 200 मेगाहर्ट्ज | 200, आंकड़ा 4 | |
| DOC206903 | 300 क्रैड | 3.3 वी | 200 मेगाहर्ट्ज | ||||
| एलवीडीएस33 |
उपयोग नहीं करो |
||||||
| एलवीपीईसीएल33 |
उपयोग नहीं करो |
||||||
| एकल-समाप्त | एलवीसीएमओएस33 | सीएमओएस | ओएस-68338 | 100 क्रैड | 3.3 वी | 100 मेगाहर्ट्ज | सीधा इंटरफ़ेस आंकड़ा 13 |
| DOC204900 | 100 क्रैड | 3.3 वी | 125 मेगाहर्ट्ज | ||||
| DOC206379 | 300 क्रैड | 3.3 वी | 80 मेगाहर्ट्ज | ||||
| एलवीसीएमओएस25 | सीएमओएस | DOC204900 | 100 क्रैड | 2.5 वी | 125 मेगाहर्ट्ज | सीधा इंटरफ़ेस आंकड़ा 13 | |
विभेदक सिग्नल अनुप्रयोग के लिए, RTG4 के लिए एकमात्र विकल्प LVDS25_ODT (LVDS या LVPECL क्लॉक ड्राइवर के साथ प्रयुक्त) या LVDS25 (LVDS क्लॉक ड्राइवर और बाहरी 200Ω टर्मिनेशन के साथ प्रयुक्त) है। CMOS सिंगल-एंडेड सिग्नल समाधान सर्वोत्तम टोटल जिटर और डिटरमिनिस्टिक जिटर प्रदर्शन (जिटर माप तालिका 7, तालिका 8 और तालिका 9 देखें), सरल प्रत्यक्ष इंटरफ़ेस और 2.5V या 3.3V आपूर्ति का उपयोग करने के विकल्प प्रदान करता है, लेकिन गति तीन वेक्टरॉन CMOS क्लॉक के लिए 100 MHz (OS-68338), 80 MHz (DOC206379) और 125 MHz (DOC204900) तक सीमित है।
सर्किट इंटरफ़ेस और डेटा
चित्र 2: LVDS से RTG4 LVDS25_ODT, प्रत्यक्ष इंटरफ़ेस.
चित्र 3: मापी गई तरंगरूप, LVDS से LVDS25_ODT, प्रत्यक्ष इंटरफ़ेस (RTG4 DevKit पर मापी गई तरंगरूप)।
टिप्पणी
- मापन के लिए एक लेक्रॉय सक्रिय प्रोब ZS1500 1.5 GHz का उपयोग किया गया। VID1 और VID2 को कमरे के तापमान पर ग्राउंड के संदर्भ में मापा गया।
- सेटअप आरेख के लिए चित्र 2 देखें। ऑसिलेटर क्लॉक ड्राइवर (प्रयुक्त 1204R156M25000BF) को REFCLK 125 MHz (अक्षम और पृथक) के स्थान पर RTG4 DevKit पर लगाया गया था और त्रुटि-रहित ट्रांसमिशन लूप की जाँच के लिए माइक्रोचिप EPCS डेमो GUI सॉफ़्टवेयर का उपयोग करके पूरे बोर्ड का -40°C से +85°C के तापमान पर परीक्षण किया गया था।
चित्र 4: LVDS से RTG4 LVDS25 बाह्य 200Ω समाप्ति।
चित्र 5: LVDS 200Ω समाप्ति के लिए सेटअप आरेख.
टिप्पणी
- इस परीक्षण सेटअप का उपयोग RTG4 DevKit पर मापे गए तरंगों के स्थान पर, चित्र 4 में दिखाए गए आरेख के लिए तरंगों को मापने के लिए किया गया था। चित्र 4 के सेटअप का उपयोग करके DevKit पर मापे गए तरंगरूप इतने प्रतिनिधि नहीं थे क्योंकि RTG4 LVDS25 के साथ प्रयुक्त 200Ω लोड प्रतिरोधक को रिसीवर इनपुट के उतने करीब नहीं रखा जा सका जितना कि अच्छे तरंगरूप प्राप्त करने के लिए अनुशंसित था।
- बेहतर तरंगरूप मापन के लिए, लोड को ऑसिलोस्कोप के इनपुट पर रखा गया था। इस सेटअप का उपयोग करके सिग्नल का केवल आधा भाग ही मापा गया। ऑसिलोस्कोप ग्राउंड के माध्यम से जुड़े 50Ω श्रेणी के प्रतिरोधक LVDS ऑसिलेटर के दो आउटपुट के बीच 200Ω का लोड बनाते हैं। प्रयुक्त क्लॉक स्रोत 1204R156M25000BF था।
आंकड़ा 6: मापी गई तरंगरूप, LVDS से LVDS25, बाह्य 200Ω समापन (बेंच फिक्सचर और 50Ω कोएक्स केबल्स के साथ मापी गई तरंगरूप)।
टिप्पणी
- वास्तविक संकेत मापे गए मान से दो गुना है, जैसा कि चित्र 5 में बताया गया है। तरंगरूप को कमरे के तापमान पर मापा गया था।
चित्र 7: LVPECL से LVDS25_ODT, VICM 3.3V-पूर्वाग्रह।
टिप्पणी
- यदि आपूर्ति वॉल्यूम R4 और R6 के लिए 1 kΩ का उपयोग करेंtage of 2.5V is used for the biasing network.
- 0.1 µF के C1 और C2 न केवल एक DC ब्लॉक के रूप में कार्य करते हैं, बल्कि रिसीवर को कम क्षीणन के साथ चलाने के लिए एक पूर्ण LVPECL विभेदक सिग्नल स्विंग भी प्रदान करते हैं। AC-युग्मन संधारित्रों में लक्षित क्लॉक आवृत्ति पर कम ESR और कम प्रेरकत्व होना चाहिए।
चित्र 8: मापी गई तरंगरूप, LVPECL से LVDS25_ODT, VICM 3.3V-बायस (RTG4 DevKit पर मापी गई तरंगरूप)।
टिप्पणी
- मापन के लिए एक लेक्रॉय सक्रिय प्रोब ZS1500 1.5 GHz का उपयोग किया गया। VID1 और VID2 को कमरे के तापमान पर ग्राउंड के संदर्भ में मापा गया।
- सेटअप आरेख के लिए चित्र 7 देखें। परीक्षण के लिए, ऑसिलेटर क्लॉक ड्राइवर (प्रयुक्त 1304R156M25000BF) को REFCLK 125 MHz (अक्षम और पृथक) के स्थान पर RTG4 DevKit पर माउंट किया गया था।
चित्र 9: LVPECL से LVDS25_ODT, V आईसीएम आत्म-पूर्वाग्रह.
टिप्पणी
- यह VICM स्व-पूर्वाग्रह समाप्ति चित्र 7 का एक विकल्प है। इस योजना के लिए किसी बाहरी आपूर्ति मात्रा की आवश्यकता नहीं हैtage for the biasing and saves two resistors over that of Figure 7.
- 0.1 µF के C1 और C2, रिसीवर को कम क्षीणन के साथ चलाने के लिए एक पूर्ण LVPECL विभेदक सिग्नल स्विंग प्रदान करते हैं। AC-युग्मन संधारित्रों में लक्षित क्लॉक आवृत्ति पर कम ESR और कम प्रेरकत्व होना चाहिए।
चित्र 10: मापी गई तरंगरूप, LVPECL से LVDS25_ODT, VICM स्व-पूर्वाग्रह (RTG4 DevKit पर मापी गई तरंगरूप)।
टिप्पणी
- मापन के लिए एक लेक्रॉय सक्रिय प्रोब ZS1500 1.5 GHz का उपयोग किया गया। VID1 और VID2 को कमरे के तापमान पर ग्राउंड के संदर्भ में मापा गया।
- सेटअप आरेख के लिए चित्र 9 देखें। परीक्षण के लिए, ऑसिलेटर क्लॉक ड्राइवर (प्रयुक्त 1304R156M25000BF) को REFCLK 125 MHz (अक्षम और पृथक) के स्थान पर RTG4 DevKit पर माउंट किया गया था।
चित्र 11: LVPECL से LVDS_ODT, VICM स्व-पूर्वाग्रह2.
टिप्पणी
- यह VICM सेल्फ-बायस टर्मिनेशन, युग्मन संधारित्र C1 और C2 के बिना चित्र 9 में दिखाए गए सेटअप के समान है। ड्राइवर आउटपुट सिग्नल को रेसिस्टर नेटवर्क द्वारा विभाजित किया जाता है, लेकिन फिर भी यह RTG4 LVDS25_ODT को चलाने के लिए पर्याप्त बड़ा है। क्लॉक स्रोत के लिए रेड-हार्ड ऑसिलेटर 1304R156M25000BF का उपयोग किया जा सकता है।
चित्र 12: सिम्युलेटेड वेवफॉर्म, LVPECL से LVDS25_ODT, VICM सेल्फ-बायस2 (कीसाइट ADS 2017 सॉफ्टवेयर का उपयोग किया गया)।
चित्र 13: CMOS से RTG4 LVCMOS33.
टिप्पणी
- RTG4 LVCMOS3.3 को चलाने के लिए सेटअप में एक वेक्टरॉन OS-68338 1103R100M00000BF 33V CMOS घड़ी का उपयोग किया गया था और Q पर तरंगरूप को मापा गया और चित्र 14 में प्रस्तुत किया गया।
चित्र 14: मापित तरंगरूप, CMOS क्लॉक (OS-68338 100 MHz) से LVCMOS33 तक।
टिप्पणी
- मापन के लिए एक लेक्रॉय सक्रिय प्रोब ZS1500 1.5 GHz का उपयोग किया गया। तरंगरूप को कमरे के तापमान पर क्लॉक ड्राइवर के आउटपुट पर मापा गया।
- सेटअप आरेख के लिए चित्र 13 देखें। परीक्षण के लिए, ऑसिलेटर क्लॉक ड्राइवर (प्रयुक्त 1103R100M00000BF) को REFCLK 125 MHz (अक्षम और पृथक) के स्थान पर RTG4 DevKit पर माउंट किया गया था।
जिटर माप
SerDes के प्रत्येक ट्रांसमीटर में, TXPLL को संदर्भ घड़ी द्वारा प्रदान किया गया समय आधार, SerDes सीरियल आउटपुट डेटा की गुणवत्ता को सीधे प्रभावित करता है। TXPLL द्वारा प्राप्त संदर्भ घड़ी पर मौजूद कंपन और चरण परिवर्तन, उसके द्वारा उत्पादित उच्च-गति सीरियल डेटा स्ट्रीम पर भी दिखाई देंगे। निम्नलिखित डेटा विभिन्न संदर्भ घड़ी योजनाओं का उपयोग करके SerDes से प्राप्त उच्च-गति सीरियल डेटा की कंपन सामग्री को दर्शाता है। नीचे दिया गया डेटा चर्चा किए गए संदर्भ घड़ी समाधानों के साथ प्रेषित 3.125 Gbps PRBS7 डेटा स्ट्रीम की गुणवत्ता दर्शाता है।
चित्र 15: जिटर डेटा, LVDS से LVDS25_ODT, प्रत्यक्ष इंटरफ़ेस (सेटअप चित्र 2)।
चित्र 16: नेत्र आरेख, LVDS से LVDS25_ODT, प्रत्यक्ष इंटरफ़ेस (सेटअप चित्र 2)।
चित्र 17: जिटर डेटा, LVDS से LVDS25 200Ω बाहरी समाप्ति (सेटअप चित्र 4)।
चित्र 18: नेत्र आरेख, LVDS से LVDS25 200Ω बाह्य समापन (सेटअप चित्र 4)।
चित्र 19: जिटर डेटा, LVPECL से LVDS25_ODT (सेटअप चित्र 9)।
चित्र 20: नेत्र आरेख, LVPECL से LVDS25_ODT (सेटअप चित्र 9)।
निम्नलिखित तालिकाएं माइक्रोसेमी अभिलक्षणन टीम द्वारा किए गए अध्ययन को प्रस्तुत करती हैं, जिसमें SerDes संचारित झटके की तुलना विभिन्न RefClk प्रकारों से की गई है।
तालिका 7: जिटर डेटा, सभी REFCLK मानकों के लिए RTG4 SERDES आउटपुट 3.125 GBPS पर।
| डिवाइस नंबर | अस्थायी। | वॉल्यूमtagई शर्त | पैरामीटर | एलवीडीएस 2.5V | एलवीसीएमओएस 2.5वी | एलवीसीएमओएस 3.3वी | एसएसटीएल 1.8V | एसएसटीएल 2.5V | एचएसटीएल 1.8V |
| 902 | 125° सेल्सियस | न्यूनतम | कुल जिटर (mUI) | 318 | 309 | 306 | 481 | 371 | 445 |
| नियतात्मक जिटर (mUI) | 257 | 266 | 265 | 438 | 328 | 403 | |||
| 25° सेल्सियस | प्रकार. | कुल जिटर (mUI) | 343 | 289 | 287 | 355 | 406 | 358 | |
| नियतात्मक जिटर (mUI) | 291 | 246 | 247 | 315 | 366 | 318 | |||
| -55 डिग्री सेल्सियस | अधिकतम. | कुल जिटर (mUI) | 257 | 263 | 273 | 340 | 458 | 316 | |
| नियतात्मक जिटर (mUI) | 221 | 222 | 232 | 304 | 414 | 275 | |||
| 905 | 125° सेल्सियस | न्यूनतम | कुल जिटर (mUI) | 309 | 304 | 301 | 429 | 362 | 453 |
| नियतात्मक जिटर (mUI) | 250 | 263 | 259 | 386 | 317 | 409 | |||
| 25° सेल्सियस | प्रकार. | कुल जिटर (mUI) | 325 | 287 | 286 | 371 | 458 | 364 | |
| नियतात्मक जिटर (mUI) | 275 | 251 | 246 | 334 | 422 | 326 | |||
| -55 डिग्री सेल्सियस | अधिकतम. | कुल जिटर (mUI) | 336 | 265 | 277 | 307 | 423 | 320 | |
| नियतात्मक जिटर (mUI) | 297 | 226 | 237 | 270 | 381 | 278 | |||
| 911 | 125° सेल्सियस | न्यूनतम | कुल जिटर (mUI) | 350 | 320 | 294 | 402 | 435 | 435 |
| नियतात्मक जिटर (mUI) | 286 | 276 | 250 | 357 | 391 | 390 | |||
| 25° सेल्सियस | प्रकार. | कुल जिटर (mUI) | 332 | 303 | 301 | 427 | 451 | 333 | |
| नियतात्मक जिटर (mUI) | 273 | 257 | 253 | 384 | 407 | 291 | |||
| -55 डिग्री सेल्सियस | अधिकतम. | कुल जिटर (mUI) | 320 | 277 | 264 | 312 | 385 | 331 | |
| नियतात्मक जिटर (mUI) | 278 | 239 | 223 | 271 | 342 | 293 |
तालिका 8: जिटर डेटा, सभी REFCLK मानकों के लिए RTG4 SERDES आउटपुट 2.5 GBPS पर।
| डिवाइस नंबर | अस्थायी। | वॉल्यूमtagई शर्त | पैरामीटर | एलवीडीएस 2.5V | एलवीसीएमओएस 2.5वी | एलवीसीएमओएस 3.3वी | एसएसटीएल 1.8V | एसएसटीएल 2.5V | एचएसटीएल 1.8V |
| 902 | 125° सेल्सियस | न्यूनतम | कुल जिटर (mUI) | 202 | 164 | 168 | 188 | 188 | 224 |
| नियतात्मक जिटर (mUI) | 164 | 135 | 129 | 157 | 159 | 216 | |||
| 25° सेल्सियस | प्रकार. | कुल जिटर (mUI) | 200 | 143 | 146 | 181 | 214 | 241 | |
| नियतात्मक जिटर (mUI) | 170 | 117 | 120 | 151 | 185 | 213 | |||
| -55 डिग्री सेल्सियस | अधिकतम. | कुल जिटर (mUI) | 169 | 161 | 148 | 186 | 186 | 231 | |
| नियतात्मक जिटर (mUI) | 136 | 135 | 122 | 159 | 159 | 168 | |||
| 905 | 125° सेल्सियस | न्यूनतम | कुल जिटर (mUI) | 174 | 165 | 167 | 187 | 194 | 217 |
| नियतात्मक जिटर (mUI) | 146 | 131 | 136 | 153 | 166 | 190 | |||
| 25° सेल्सियस | प्रकार. | कुल जिटर (mUI) | 189 | 144 | 147 | 173 | 190 | 242 | |
| नियतात्मक जिटर (mUI) | 163 | 118 | 118 | 147 | 161 | 196 | |||
| -55 डिग्री सेल्सियस | अधिकतम. | कुल जिटर (mUI) | 157 | 152 | 146 | 190 | 187 | 229 | |
| नियतात्मक जिटर (mUI) | 130 | 127 | 120 | 161 | 158 | 156 | |||
| 911 | 125° सेल्सियस | न्यूनतम | कुल जिटर (mUI) | 193 | 185 | 184 | 200 | 223 | 252 |
| नियतात्मक जिटर (mUI) | 166 | 151 | 147 | 169 | 177 | 190 | |||
| 25° सेल्सियस | प्रकार. | कुल जिटर (mUI) | 182 | 163 | 175 | 197 | 196 | 215 | |
| नियतात्मक जिटर (mUI) | 151 | 131 | 143 | 164 | 163 | 159 | |||
| -55 डिग्री सेल्सियस | अधिकतम. | कुल जिटर (mUI) | 159 | 145 | 150 | 208 | 199 | 182 | |
| नियतात्मक जिटर (mUI) | 134 | 119 | 118 | 166 | 169 | 155 |
तालिका 9: जिटर डेटा, सभी REFCLK मानकों के लिए RTG4 SERDES आउटपुट 1.25 GBPS पर।
| डिवाइस नंबर | अस्थायी। | वॉल्यूमtagई शर्त | पैरामीटर | एलवीडीएस 2.5V | एलवीसीएमओएस 2.5वी | एलवीसीएमओएस 3.3वी | एसएसटीएल 1.8V | एसएसटीएल 2.5V | एचएसटीएल 1.8V |
| 902 | 125° सेल्सियस | न्यूनतम | कुल जिटर (mUI) | 92 | 106 | 99 | 134 | 95 | 114 |
| नियतात्मक जिटर (mUI) | 73 | 85 | 80 | 114 | 66 | 91 | |||
| 25° सेल्सियस | प्रकार. | कुल जिटर (mUI) | 100 | 99 | 99 | 88 | 99 | 108 | |
| नियतात्मक जिटर (mUI) | 16 | 77 | 76 | 68 | 76 | 79 | |||
| -55 डिग्री सेल्सियस | अधिकतम. | कुल जिटर (mUI) | 97 | 93 | 94 | 114 | 91 | 106 | |
| नियतात्मक जिटर (mUI) | 78 | 73 | 72 | 90 | 65 | 84 | |||
| 905 | 125° सेल्सियस | न्यूनतम | कुल जिटर (mUI) | 100 | 100 | 106 | 97 | 122 | 130 |
| नियतात्मक जिटर (mUI) | 76 | 74 | 87 | 69 | 90 | 101 | |||
| 25° सेल्सियस | प्रकार. | कुल जिटर (mUI) | 90 | 97 | 104 | 103 | 103 | 99 | |
| नियतात्मक जिटर (mUI) | 66 | 70 | 83 | 79 | 80 | 77 | |||
| -55 डिग्री सेल्सियस | अधिकतम. | कुल जिटर (mUI) | 98 | 87 | 91 | 115 | 98 | 100 | |
| नियतात्मक जिटर (mUI) | 79 | 67 | 70 | 93 | 71 | 74 | |||
| 911 | 125° सेल्सियस | न्यूनतम | कुल जिटर (mUI) | 82 | 108 | 117 | 137 | 730 | 155 |
| नियतात्मक जिटर (mUI) | 65 | 79 | 97 | 105 | 101 | 107 | |||
| 25° सेल्सियस | प्रकार. | कुल जिटर (mUI) | 115 | 115 | 776 | 108 | 110 | 146 | |
| नियतात्मक जिटर (mUI) | 90 | 83 | 85 | 72 | 82 | 116 | |||
| -55 डिग्री सेल्सियस | अधिकतम. | कुल जिटर (mUI) | 99 | 96 | 104 | 111 | 117 | 91 | |
| नियतात्मक जिटर (mUI) | 75 | 78 | 81 | 78 | 90 | 62 |
प्रयुक्त हार्डवेयर और सॉफ्टवेयर उपकरण
संदर्भ घड़ियों के परीक्षण और तरंगरूप मापन के लिए RTG4 विकास किट का उपयोग किया गया। RTG4 विकास किट के ऑन-बोर्ड REFCLK CCLD-033-50-125.000 ऑसिलेटर को निष्क्रिय, पृथक किया गया और प्रत्येक घड़ी प्रकार के परीक्षण के लिए इंटरफ़ेस सर्किट के साथ वेक्टरॉन क्लॉक ड्राइवर LVPECL या LVDS से प्रतिस्थापित किया गया। इसके अलावा, 200Ω भार वाले LVDS के विशिष्ट परीक्षणों के लिए इन-हाउस परीक्षण उपकरण विकसित किए गए।
RTG4 डेवलपमेंट किट को प्रोग्राम करने, प्रोजेक्ट डिज़ाइन लोड करने और संबंधित क्लॉक के साथ परीक्षण हेतु SerDes REFCLK इनपुट रिसीवर प्रकार सेट करने के लिए माइक्रोचिप सॉफ़्टवेयर लिबरो SoC V11.9 का उपयोग किया गया। SerDes ब्लॉक के RTG4 ट्रांसमीटर और रिसीवर के बीच त्रुटि-रहित डेटा लूप का परीक्षण करके सिग्नल की गुणवत्ता की जाँच करने और RTG4 डेवलपमेंट बोर्ड में क्लॉक सर्किट कनेक्शनों को सत्यापित करने के लिए माइक्रोचिप EPCS डेमो GUI का उपयोग किया गया।
कीसाइट एडीएस 2017 का उपयोग सर्किट आरेख बनाने और आवश्यकतानुसार सिमुलेशन के लिए किया गया; सिमुलेशन में प्रयुक्त आईबीआईएस मॉडल थे माइक्रोसेमी आरटीजी4 आरईएफसीएलके रिसीवर rt4g_msio.ibs, मिशेल सेमीकंडक्टर ibisTop_100el16 in sc07p07el0160a, एयरो फ्लेक्स/चोभम ut54lvds031lvucc.ibs, और फेयरचाइल्ड ACT3301 cgs3311m 3_3V.ibs।
- माइक्रोचिप हाई-रिलीज़ क्लॉक ऑसिलेटर लैंडिंग पृष्ठ: अंतरिक्ष दोलक
- माइक्रोचिप RTG4 विकिरण-सहिष्णु FPGAs: https://www.microsemi.com/product-directory/rad-tolerant-fpgas/
3576-rtg4#दस्तावेज़ - माइक्रोचिप DS0131 डेटा शीट RTG4 FPGA: https://www.microsemi.com/document-portal/doc_view/135193-
ds0131-rtg4-fpga-डेटाशीट - माइक्रोचिप RTG4 विकास किट: https://www.microsemi.com/product-directory/dev-kits-solutions/3865-rtg4-kits
- माइक्रोचिप DG0624 डेमो गाइड RTG4 FPGA SerDes EPCS प्रोटोकॉल डिज़ाइन: https://www.microsemi.com/document-portal/doc_download/135196-dg0624-rtg4-fpga-serdes-epcs-protocol-design-libero-soc-v11-9-sp1-demoguide
- माइक्रोचिप UG0567, RTG4 FPGA हाई स्पीड सीरियल इंटरफेस उपयोगकर्ता गाइड: https://www.microsemi.com/document-portal/doc_download/134409-ug0567-rtg4-fpga-high-speed-serial-interfaces-user-guide
- माइक्रोचिप SY100EL16V: https://www.microchip.com/wwwproducts/en/SY100EL16V
- फ्रंट ग्रेड टेक्नोलॉजीज, UT54LVDS031LV/E क्वाड ड्राइवर: https://www.frontgrade.com/sites/default/files/documents/Datasheet-UT54LVDS031LVE.pdf
- कीसाइट टेक्नोलॉजीज, एडवांस्ड डिज़ाइन सिस्टम्स (ADS): https://www.keysight.com/en/pc-1297113/advanced-design-system-adscc=US&lc=eng
- TI SN54AC00-SP रेडिएशन हार्डेन्ड क्वाड 2 इनपुट NAND गेट: http://www.ti.com/lit/ds/symlink/sn54ac00-sp.pdf
माइक्रोचिप जानकारी
ट्रेडमार्क
“माइक्रोचिप” नाम और लोगो, “एम” लोगो, और अन्य नाम, लोगो और ब्रांड माइक्रोचिप टेक्नोलॉजी इनकॉर्पोरेटेड या संयुक्त राज्य अमेरिका और/या अन्य देशों में इसके सहयोगियों और/या सहायक कंपनियों के पंजीकृत और अपंजीकृत ट्रेडमार्क हैं (“माइक्रोचिप ट्रेडमार्क”)। माइक्रोचिप ट्रेडमार्क के बारे में जानकारी यहाँ पाई जा सकती है https://www.microchip.com/en-us/about/legalinformation/microchiptrademarks.
आईएसबीएन: 979-8-3371-1916-8
कानूनी नोटिस
इस प्रकाशन और यहां दी गई जानकारी का उपयोग केवल माइक्रोचिप उत्पादों के साथ किया जा सकता है, जिसमें माइक्रोचिप उत्पादों को आपके आवेदन के साथ डिजाइन, परीक्षण और एकीकृत करना शामिल है। इस जानकारी का किसी अन्य तरीके से उपयोग करना इन शर्तों का उल्लंघन करता है। डिवाइस एप्लिकेशन के बारे में जानकारी केवल आपकी सुविधा के लिए प्रदान की जाती है और इसे अपडेट द्वारा प्रतिस्थापित किया जा सकता है। यह सुनिश्चित करना आपकी जिम्मेदारी है कि आपका आवेदन आपके विनिर्देशों के अनुरूप है। अतिरिक्त सहायता के लिए अपने स्थानीय माइक्रोचिप बिक्री कार्यालय से संपर्क करें या अतिरिक्त सहायता प्राप्त करें www.microchip.com/en-us/support/design-help/client-support-services.
यह जानकारी माइक्रोचिप द्वारा “जैसी है वैसी ही” प्रदान की गई है। माइक्रोचिप इस जानकारी से संबंधित किसी भी प्रकार का कोई प्रतिनिधित्व या वारंटी नहीं देता है, चाहे वह व्यक्त हो या निहित, लिखित या मौखिक, वैधानिक या अन्यथा, जिसमें गैर-उल्लंघन, व्यापारिकता और किसी विशेष उद्देश्य के लिए उपयुक्तता की निहित वारंटी या इसकी स्थिति, गुणवत्ता या प्रदर्शन से संबंधित वारंटी शामिल हैं, लेकिन इन्हीं तक सीमित नहीं हैं।
किसी भी स्थिति में माइक्रोचिप किसी भी प्रकार के अप्रत्यक्ष, विशेष, दंडात्मक, आकस्मिक या परिणामी नुकसान, क्षति, लागत या व्यय के लिए उत्तरदायी नहीं होगी, चाहे वह किसी भी कारण से हुई हो, भले ही माइक्रोचिप को इस संभावना के बारे में सूचित किया गया हो या नुकसान का पूर्वानुमान लगाया जा सकता हो। कानून द्वारा अनुमत पूर्ण सीमा तक, सूचना या इसके उपयोग से संबंधित किसी भी तरह के सभी दावों पर माइक्रोचिप की कुल देयता उस शुल्क की राशि से अधिक नहीं होगी, यदि कोई हो, जिसे आपने सूचना के लिए माइक्रोचिप को सीधे भुगतान किया है।
जीवन रक्षक और/या सुरक्षा अनुप्रयोगों में माइक्रोचिप उपकरणों का उपयोग पूरी तरह से खरीदार के जोखिम पर है, और खरीदार ऐसे उपयोग से होने वाले किसी भी और सभी नुकसानों, दावों, मुकदमों या खर्चों से माइक्रोचिप को बचाने, क्षतिपूर्ति करने और हानिरहित रखने के लिए सहमत है। जब तक अन्यथा न कहा जाए, किसी भी माइक्रोचिप बौद्धिक संपदा अधिकारों के तहत कोई लाइसेंस, निहित रूप से या अन्यथा, नहीं दिया जाता है।
माइक्रोचिप डिवाइस कोड सुरक्षा सुविधा
माइक्रोचिप उत्पादों पर कोड सुरक्षा सुविधा के निम्नलिखित विवरण पर ध्यान दें:
- माइक्रोचिप उत्पाद उनके विशेष माइक्रोचिप डेटा शीट में निहित विनिर्देशों को पूरा करते हैं।
- माइक्रोचिप का मानना है कि उसके उत्पादों का परिवार सुरक्षित है, जब उनका उपयोग इच्छित तरीके से, परिचालन विनिर्देशों के भीतर और सामान्य परिस्थितियों में किया जाए।
- माइक्रोचिप मूल्यों और आक्रामक रूप से अपने बौद्धिक संपदा अधिकारों की रक्षा करता है। माइक्रोचिप उत्पाद की कोड सुरक्षा सुविधाओं को भंग करने का प्रयास सख्त वर्जित है और यह डिजिटल मिलेनियम कॉपीराइट एक्ट का उल्लंघन कर सकता है।
- न तो माइक्रोचिप और न ही कोई अन्य सेमीकंडक्टर निर्माता अपने कोड की सुरक्षा की गारंटी दे सकता है।
कोड सुरक्षा का मतलब यह नहीं है कि हम उत्पाद के "अटूट" होने की गारंटी दे रहे हैं। कोड सुरक्षा लगातार विकसित हो रही है। माइक्रोचिप अपने उत्पादों की कोड सुरक्षा सुविधाओं को लगातार बेहतर बनाने के लिए प्रतिबद्ध है।
© 2019-2025 माइक्रोचिप टेक्नोलॉजी इंक. और उसकी सहायक कंपनियाँ
दस्तावेज़ / संसाधन
 |
माइक्रोचिप RTG4 विकिरण सहनशील पीढ़ी4 [पीडीएफ] निर्देश पुस्तिका RTG4, RTG4 विकिरण सहनशील पीढ़ी4, RTG4, विकिरण सहनशील पीढ़ी4, सहनशील पीढ़ी4, पीढ़ी4 |