माइक्रोचिप कोर16550 यूनिवर्सल एसिंक्रोनस रिसीवर ट्रांसमीटर

परिचय

Core16550 एक मानक यूनिवर्सल एसिंक्रोनस रिसीवर-ट्रांसमीटर (UART) है जो व्यापक रूप से उपयोग किए जाने वाले 16550 डिवाइस के साथ सॉफ़्टवेयर संगतता सुनिश्चित करता है। यह मोडेम या अन्य सीरियल उपकरणों से इनपुट के लिए सीरियल-टू-पैरेलल डेटा रूपांतरण को संभालता है और CPU से इन उपकरणों को भेजे गए डेटा के लिए पैरेलल-टू-सीरियल रूपांतरण करता है।
संचरण के दौरान, डेटा UART के ट्रांसमिटेड फ़र्स्ट-इन, फ़र्स्ट-आउट (FIFO) बफर में समानांतर रूप से लिखा जाता है। फिर डेटा को आउटपुट के लिए क्रमबद्ध किया जाता है। प्राप्त करते समय, UART आने वाले क्रमिक डेटा को समानांतर में परिवर्तित करता है और प्रोसेसर के लिए आसान पहुँच प्रदान करता है।
16550 UART का एक विशिष्ट अनुप्रयोग निम्नलिखित चित्र में दर्शाया गया है।

चित्र 1. विशिष्ट 16550 अनुप्रयोग

तालिका 1. Core16550 सारांश

प्रमुख विशेषताऐं
Core16550 की प्रमुख विशेषताएं निम्नलिखित हैं:

• सीपीयू को प्रस्तुत इंटरप्ट की संख्या को कम करने के लिए ट्रांसमीटर और रिसीवर प्रत्येक को 16-बाइट FIFOs के साथ बफर किया जाता है।
• मानक अतुल्यकालिक संचार बिट्स (प्रारंभ, स्टॉप और समता) को जोड़ता है या हटाता है।
• स्वतंत्र रूप से नियंत्रित प्रेषण, प्राप्ति, लाइन स्थिति और डेटा सेट व्यवधान
• प्रोग्रामेबल बॉड जनरेटर
• मॉडेम नियंत्रण कार्य (CTSn, RTSn, DSRn, DTRn, RIn और DCDn)।
• उन्नत परिधीय बस (APB) रजिस्टर इंटरफ़ेस

बंद की गई सुविधाएँ
इस संस्करण से अति उच्च गति एकीकृत सर्किट (VHSIC) हार्डवेयर विवरण भाषा (VHDL) समर्थन बंद कर दिया जाएगा।
Core16550 परिवर्तन लॉग जानकारी
यह अनुभाग एक व्यापक अवलोकन प्रदान करता हैview सबसे हालिया रिलीज से शुरू करते हुए, नई सम्मिलित सुविधाओं की सूची।

संस्करण	नया क्या है
कोर16550 v3.4	Core16550 रजिस्टर नाम के रूप में सिस्टम वेरिलॉग कीवर्ड "ब्रेक" का उपयोग करता है, जिससे सिंटैक्स त्रुटि की समस्या हो रही थी। इस समस्या को हल करने के लिए कीवर्ड को किसी अन्य नाम से बदल दिया गया है। पोलरफायर® परिवार का समर्थन जोड़ा गया
कोर16550 v3.3	विकिरण-सहिष्णु FPGA (RTG4™) परिवार समर्थन जोड़ा गया

1. कार्यात्मक ब्लॉक विवरण (प्रश्न पूछें)
   यह अनुभाग आंतरिक ब्लॉक आरेख के प्रत्येक तत्व के लिए संक्षिप्त विवरण प्रदान करता है जैसा कि निम्नलिखित चित्र में प्रदर्शित है।
   चित्र 1-1. Core16550 ब्लॉक आरेख
   

आंतरिक ब्लॉक आरेख के तत्व (प्रश्न पूछें)
निम्नलिखित अनुभाग आंतरिक ब्लॉक आरेख के तत्वों के बारे में जानकारी प्रदान करता है।

1. आरडब्ल्यूकंट्रोल (प्रश्न पूछें)
   RWControl ब्लॉक सिस्टम के प्रोसेसर (समानांतर) पक्ष के साथ संचार को संभालने के लिए ज़िम्मेदार है। आंतरिक रजिस्टरों का सारा लेखन और पठन इसी ब्लॉक के माध्यम से पूरा होता है।
2. UART_Reg (प्रश्न पूछें)
   UART_Reg ब्लॉक में सभी डिवाइस आंतरिक रजिस्टर होते हैं।
3. RXBlock (प्रश्न पूछें)
   यह रिसीवर ब्लॉक है। RXBlock आने वाले सीरियल वर्ड को प्राप्त करता है। यह डेटा की चौड़ाई, जैसे 5, 6, 7 या 8 बिट्स; विभिन्न समता सेटिंग्स, जैसे सम, विषम या असमता; और विभिन्न स्टॉप बिट्स, जैसे 1, 1½ और 2 बिट्स, को पहचानने के लिए प्रोग्राम करने योग्य है। RXBlock इनपुट डेटा स्ट्रीम में त्रुटियों की जाँच करता है, जैसे ओवररन त्रुटियाँ, फ़्रेम त्रुटियाँ, समता त्रुटियाँ और ब्रेक त्रुटियाँ। यदि आने वाले वर्ड में कोई समस्या नहीं है, तो उसे रिसीवर FIFO में रखा जाता है।
4. व्यवधान नियंत्रण (प्रश्न पूछें)
   इंटरप्ट कंट्रोल ब्लॉक, FIFO की स्थिति और उसके प्राप्त एवं प्रेषित डेटा के आधार पर, प्रोसेसर को एक इंटरप्ट सिग्नल वापस भेजता है। इंटरप्ट आइडेंटिफिकेशन रजिस्टर, इंटरप्ट का स्तर बताता है। इंटरप्ट खाली ट्रांसमिशन/रिसीव बफ़र्स (या FIFO), किसी कैरेक्टर को प्राप्त करने में त्रुटि, या प्रोसेसर के ध्यान की आवश्यकता वाली अन्य स्थितियों के लिए भेजे जाते हैं।
5. बॉड दर जनरेटर (प्रश्न पूछें)
   यह ब्लॉक इनपुट PCLK लेता है और उसे एक प्रोग्राम्ड मान (1 से 216 - 1 तक) से विभाजित करता है। परिणाम को 16 से विभाजित करके ट्रांसमिशन क्लॉक (BAUDOUT) बनाता है।
6. TXBlock (प्रश्न पूछें)
   ट्रांसमिट ब्लॉक, ट्रांसमिट FIFO में लिखे गए डेटा के प्रसारण को संभालता है। यह प्रेषित किए जा रहे डेटा में आवश्यक स्टार्ट, पैरिटी और स्टॉप बिट्स जोड़ता है ताकि प्राप्तकर्ता डिवाइस उचित त्रुटि प्रबंधन और प्राप्ति कर सके।

सॉफ़्टवेयर इंटरफ़ेस (प्रश्न पूछें)
इस अनुभाग में Core16550 रजिस्टर परिभाषाओं और पता मैपिंग का वर्णन किया गया है। निम्न तालिका Core16550 रजिस्टर सारांश दर्शाती है।

पद्दर[4:0] (पता)	विभाजक कुंडी एक्सेस बिट1 (डीएलएबी)	नाम	प्रतीक	डिफ़ॉल्ट (रीसेट) मान	बिट्स की संख्या	पढ़ें/लिखें
00	0	रिसीवर बफर रजिस्टर	आरबीआर	XX	8	R
00	0	ट्रांसमीटर होल्डिंग रजिस्टर	टीहृदय	XX	8	W
00	1	विभाजक कुंडी (एलएसबी)	डीएलआर	01 घंटे	8	आर/डब्ल्यू
04	1	विभाजक कुंडी (MSB)	डीएमआर	00 घंटे	8	आर/डब्ल्यू
04	0	इंटरप्ट सक्षम रजिस्टर	आईईआर	00 घंटे	8	आर/डब्ल्यू
08	X	इंटरप्ट पहचान रजिस्टर	आईआईआर	सी२१०२एच	8	R
08	X	FIFO नियंत्रण रजिस्टर	एफसीआर	01 घंटे	8	W
0C	X	लाइन नियंत्रण रजिस्टर	एलसीआर	00 घंटे	8	आर/डब्ल्यू
10	X	मॉडेम नियंत्रण रजिस्टर	एमसीआर	00 घंटे	8	आर/डब्ल्यू
14	X	लाइन स्थिति रजिस्टर	एलएसआर	60 घंटे	8	R
18	X	मॉडेम स्थिति रजिस्टर	एमएसआर	00 घंटे	8	R
1C	X	स्क्रैच रजिस्टर	SR	00 घंटे	8	आर/डब्ल्यू

महत्वपूर्ण

DLAB लाइन नियंत्रण रजिस्टर (LCR बिट 7) का MSB है।

रिसीवर बफर रजिस्टर (प्रश्न पूछें)
रिसीवर बफर रजिस्टर को निम्नलिखित तालिका में परिभाषित किया गया है।
तालिका 1-2. रिसीवर बफ़र रजिस्टर (केवल पढ़ने के लिए)—पता 0 DLAB 0

बिट्स	नाम	डिफ़ॉल्ट स्थिति	मान्य स्थितियाँ	समारोह
7..0	आरबीआर	XX	0..एफएफएच	प्राप्त डेटा बिट्स. बिट 0 LSB है, और यह पहला प्राप्त बिट है.

ट्रांसमीटर होल्डिंग रजिस्टर (प्रश्न पूछें)
ट्रांसमीटर होल्डिंग रजिस्टर को निम्नलिखित तालिका में परिभाषित किया गया है।
तालिका 1-3. ट्रांसमीटर होल्डिंग रजिस्टर—केवल लिखें

बिट्स	नाम	डिफ़ॉल्ट स्थिति	मान्य स्थितियाँ	समारोह
7..0	टीहृदय	XX	0..एफएफएच	डेटा बिट्स प्रेषित करने के लिए। बिट 0 LSB है, और इसे सबसे पहले प्रेषित किया जाता है।

FIFO नियंत्रण रजिस्टर (प्रश्न पूछें)
FIFO नियंत्रण रजिस्टर को निम्नलिखित तालिका में परिभाषित किया गया है।

बिट्स (7:0)	डिफ़ॉल्ट स्थिति	मान्य स्थितियाँ	समारोह
0	1	0, 1	ट्रांसीवर (Tx) और रिसीवर (Rx) दोनों FIFO को सक्षम करता है। जब अन्य FCR बिट्स को लिखा जाता है, तो इस बिट को 1 पर सेट किया जाना चाहिए, अन्यथा उन्हें प्रोग्राम नहीं किया जाएगा। 0: अक्षम 1: सक्षम
1	0	0, 1	Rx FIFO में सभी बाइट्स साफ़ करता है और इसके काउंटर लॉजिक को रीसेट करता है। Shift रजिस्टर साफ़ नहीं होता। 0: अक्षम 1: सक्षम
2	0	0, 1	Tx FIFO में सभी बाइट्स साफ़ करता है और इसके काउंटर लॉजिक को रीसेट करता है। Shift रजिस्टर साफ़ नहीं होता। 0: अक्षम 1: सक्षम
3	0	0, 1	0: एकल स्थानांतरण DMA: CPU बस चक्रों के बीच किया गया स्थानांतरण 1: मल्टी-ट्रांसफर DMA: Rx FIFO खाली होने या ट्रांसमिशन सिस्टम ऑपरेटर (TSO) ट्रांसमिट (XMIT) FIFO भरे जाने तक ट्रांसफर किए जाते हैं। FCR[0] को 1 पर सेट करने के लिए FCR[3] को 1 पर सेट करना होगा।
4, 5	0	0, 1	भविष्य में उपयोग के लिए आरक्षित.
6, 7	0	0, 1	इन बिट्स का उपयोग Rx FIFO इंटरप्ट के लिए ट्रिगर स्तर सेट करने के लिए किया जाता है। 7 6 Rx FIFO ट्रिगर स्तर (बाइट्स) 0 0 01 0 1 04 1 0 08 1 1 14

विभाजक नियंत्रण रजिस्टर (प्रश्न पूछें)
बॉड दर (BR) घड़ी इनपुट संदर्भ घड़ी (PCLK) को 16 और विभाजक मान से विभाजित करके उत्पन्न की जाती है।

निम्नलिखित तालिका में एक पूर्व सूचीबद्ध हैamp18.432 मेगाहर्ट्ज संदर्भ घड़ी का उपयोग करते समय वांछित BR के लिए विभाजक मानों की संख्या।
तालिका 1-5. विभाजक कुंडी (एलएस और एमएस)

बिट्स	नाम	डिफ़ॉल्ट स्थिति	मान्य स्थितियाँ	समारोह
7..0	डीएलआर	01 घंटे	01..एफएफएच	भाजक मान का LSB
7..0	डीएमआर	00 घंटे	00..एफएफएच	विभाजक मान का MSB

तालिका 1-6. 18.432 मेगाहर्ट्ज संदर्भ घड़ी के लिए बॉड दरें और विभाजक मान

बॉड दर	दशमलव भाजक (भाजक मान)	प्रतिशत त्रुटि
50	23040	0.0000%
75	15360	0.0000%
110	10473	–0.2865%
134.5	8565	0.0876%
150	7680	0.0000%
300	3840	0.0000%
600	1920	0.0000%
1,200	920	4.3478%
1,800	640	0.0000%

बॉड दर	दशमलव भाजक (भाजक मान)	प्रतिशत त्रुटि
2,000	576	0.0000%
2,400	480	0.0000%
3,600	320	0.0000%
4,800	240	0.0000%
7,200	160	0.0000%
9,600	120	0.0000%
19,200	60	0.0000%
38,400	30	0.0000%
56,000	21	–2.0408%

इंटरप्ट सक्षम रजिस्टर (प्रश्न पूछें)
इंटरप्ट सक्षम रजिस्टर को निम्नलिखित तालिका में परिभाषित किया गया है।
तालिका 1-7. इंटरप्ट सक्षम रजिस्टर

बिट्स	नाम	डिफ़ॉल्ट स्थिति	वैध स्थिति	समारोह
0	ईआरबीएफआई	0	0, 1	"प्राप्त डेटा उपलब्ध इंटरप्ट" सक्षम करता है 0: अक्षम 1: सक्षम
1	ईटीबीईआई	0	0, 1	"ट्रांसमीटर होल्डिंग रजिस्टर खाली इंटरप्ट" को सक्षम करता है 0: अक्षम 1: सक्षम
2	ईएलएसआई	0	0, 1	"रिसीवर लाइन स्थिति इंटरप्ट" को सक्षम करता है 0: अक्षम 1: सक्षम
3	ईडीएसएसआई	0	0, 1	“मॉडेम स्थिति व्यवधान” को सक्षम करता है 0: अक्षम 1: सक्षम
7..4	सुरक्षित	0	0	हमेशा 0

इंटरप्ट आइडेंटिफिकेशन रजिस्टर (प्रश्न पूछें)
इंटरप्ट आइडेंटिफिकेशन रजिस्टर निम्नलिखित तालिका में सूचीबद्ध है। तालिका 1-8. इंटरप्ट आइडेंटिफिकेशन रजिस्टर

बिट्स	नाम	डिफ़ॉल्ट स्थिति	मान्य स्थितियाँ	समारोह
3..0	आईआईआर	1h	0..च	पहचान बिट्स को बाधित करें.
5..4	सुरक्षित	00	00	हमेशा 00
7..6	तरीका	11	11	11: FIFO मोड

इंटरप्ट आइडेंटिफिकेशन रजिस्टर फ़ील्ड को निम्नलिखित तालिका में परिभाषित किया गया है।

तालिका 1-9. इंटरप्ट आइडेंटिफिकेशन रजिस्टर फ़ील्ड (IIR)

आईआईआर मान[3:0)]	प्राथमिकता स्तर	रुकावट प्रकार	व्यवधान स्रोत	इंटरप्ट रीसेट नियंत्रण
0110	उच्चतम	रिसीवर लाइन स्थिति	ओवररन त्रुटि, समता त्रुटि, फ़्रेमिंग त्रुटि या ब्रेक इंटरप्ट	लाइन स्थिति रजिस्टर पढ़ना
0100	दूसरा	प्राप्त डेटा उपलब्ध	रिसीवर डेटा उपलब्ध	रिसीवर बफर रजिस्टर या FIFO को पढ़ना ट्रिगर स्तर से नीचे चला जाता है

मेज़ 1-9. इंटरप्ट आइडेंटिफिकेशन रजिस्टर फ़ील्ड (IIR) (जारी)
आईआईआर मान[3:0)]	प्राथमिकता स्तर	रुकावट प्रकार	व्यवधान स्रोत	इंटरप्ट रीसेट नियंत्रण
1100	दूसरा	वर्ण समय समाप्ति संकेत	पिछले चार वर्ण समय के दौरान Rx FIFO से कोई वर्ण नहीं पढ़ा गया तथा इस दौरान इसमें कम से कम एक वर्ण था।	रिसीवर बफर रजिस्टर पढ़ना
0010	तीसरा	ट्रांसमीटर होल्डिंग रजिस्टर खाली	ट्रांसमीटर होल्डिंग रजिस्टर खाली	IIR पढ़ना या ट्रांसमीटर होल्डिंग रजिस्टर में लिखना
0000	चौथी	मॉडेम स्थिति	भेजने के लिए स्पष्ट, डेटा सेट तैयार, रिंग संकेतक या डेटा वाहक का पता लगाएं	आधुनिक स्थिति रजिस्टर पढ़ना

 लाइन नियंत्रण रजिस्टर (प्रश्न पूछें)
लाइन नियंत्रण रजिस्टर निम्नलिखित तालिका में सूचीबद्ध है। तालिका 1-10. लाइन नियंत्रण रजिस्टर

बिट्स	नाम	डिफ़ॉल्ट स्थिति	मान्य स्थितियाँ	समारोह
1..0	डब्ल्यूएलएस	0	0..3 घंटे	शब्द लंबाई चयन 00: 5 बिट्स 01: 6 बिट्स 10: 7 बिट्स 11: 8 बिट्स
2	एसटीबी	0	0, 1	स्टॉप बिट्स की संख्या 0: 1 स्टॉप बिट 1: 1½ स्टॉप बिट्स जब WLS = 00 2: अन्य मामलों में स्टॉप बिट्स
3	कलम	0	0, 1	समता सक्षम 0: अक्षम 1: सक्षम। समता प्रेषण में जोड़ी जाती है और प्राप्ति में जाँची जाती है।
4	ईपीएस	0	0, 1	सम समता 0 का चयन करें: विषम समता 1 : सम समता
5	SP	0	0, 1	स्टिक पैरिटी 0: अक्षम 1: सक्षम स्टिक पैरिटी सक्षम होने पर पैरिटी विवरण निम्नलिखित हैं: बिट्स 4..3 11: 0 को पैरिटी बिट के रूप में भेजा जाएगा, तथा प्राप्ति में इसकी जांच की जाएगी। 01: 1 को पैरिटी बिट के रूप में भेजा जाएगा, तथा प्राप्ति में इसकी जांच की जाएगी।
6	SB	0	0, 1	सेट ब्रेक 0: अक्षम 1: ब्रेक सेट करें। SOUT को 0 पर सेट किया जाता है। इससे ट्रांसमीटर लॉजिक पर कोई प्रभाव नहीं पड़ता। बिट को 0 पर सेट करके ब्रेक को निष्क्रिय किया जाता है।
7	डीएलएबी	0	0, 1	विभाजक कुंडी एक्सेस बिट 0: अक्षम. सामान्य एड्रेसिंग मोड उपयोग में है. 1: सक्षम। पता 0 और 1 पर पढ़ने या लिखने के संचालन के दौरान डिवाइज़र लैच रजिस्टरों तक पहुँच सक्षम करता है।

मॉडेम नियंत्रण रजिस्टर (प्रश्न पूछें)
मॉडेम नियंत्रण रजिस्टर निम्नलिखित तालिका में सूचीबद्ध है।

बिट्स	नाम	डिफ़ॉल्ट स्थिति	मान्य स्थितियाँ	समारोह
0	डीटीआर	0	0, 1	डेटा टर्मिनल रेडी (DTRn) आउटपुट को नियंत्रित करता है. 0: DTRn <= 1 1: DTRn <= 0
1	आरटीएस	0	0, 1	भेजने के लिए अनुरोध (RTSn) आउटपुट को नियंत्रित करता है. 0: RTSn <= 1 1: आरटीएसएन <= 0
2	बाहर1	0	0, 1	Output1 (OUT1n) सिग्नल को नियंत्रित करता है. 0: OUT1n <= 1 1: OUT1n <= 0
3	बाहर2	0	0, 1	Output2 (OUT2n) सिग्नल को नियंत्रित करता है. 0: OUT2n <= 1 1: OUT2n <= 0
4	कुंडली	0	0, 1	लूप सक्षम बिट 0: अक्षम 1: सक्षम. लूप मोड में निम्न होता है: SOUT को 1 पर सेट किया गया है। SIN, DSRn, CTSn, RIn और DCDn इनपुट डिस्कनेक्ट हो गए हैं। ट्रांसमीटर शिफ्ट रजिस्टर का आउटपुट रिसीवर शिफ्ट रजिस्टर में वापस लूप हो गया है। मॉडेम नियंत्रण आउटपुट (DTRn, RTSn, OUT1n और OUT2n) हैं इंटरप्ट्स मॉडेम नियंत्रण इनपुट से आंतरिक रूप से जुड़े होते हैं, और मॉडेम नियंत्रण आउटपुट पिन 1 पर सेट होते हैं। लूपबैक मोड में, प्रेषित डेटा तुरंत प्राप्त हो जाता है, जिससे CPU UART के संचालन की जाँच कर सकता है। इंटरप्ट लूप मोड में काम कर रहे होते हैं।
7..4	सुरक्षित	0h	0	सुरक्षित

लाइन स्थिति रजिस्टर (प्रश्न पूछें)
लाइन स्थिति रजिस्टर को निम्नलिखित तालिका में परिभाषित किया गया है।
तालिका 1-12. लाइन स्थिति रजिस्टर—केवल पढ़ने के लिए

बिट्स	नाम	डिफ़ॉल्ट स्थिति	मान्य स्थितियाँ	समारोह
0	DR	0	0, 1	डेटा तैयार संकेतक 1 जब कोई डेटा बाइट प्राप्त हो जाता है और रिसीव बफर या FIFO में संग्रहीत हो जाता है। DR तब 0 पर साफ़ हो जाता है जब CPU रिसीव बफर या FIFO से डेटा पढ़ता है।
1	OE	0	0, 1	ओवररन त्रुटि संकेतक यह दर्शाता है कि नया बाइट CPU द्वारा रिसीव बफर से बाइट पढ़ने से पहले प्राप्त हो गया था, और पिछला डेटा बाइट नष्ट हो गया है। जब CPU लाइन स्टेटस रजिस्टर पढ़ता है, तो OE साफ़ हो जाता है। यदि डेटा ट्रिगर स्तर से आगे FIFO को भरता रहता है, तो FIFO के भर जाने और अगले वर्ण के पूरी तरह से भर जाने पर एक ओवररन त्रुटि उत्पन्न होती है। Shift रजिस्टर में प्राप्त अक्षर को अधिलेखित कर दिया जाता है, लेकिन उसे FIFO में स्थानांतरित नहीं किया जाता।
2	PE	0	0, 1	समता त्रुटि संकेतक यह दर्शाता है कि प्राप्त बाइट में समता त्रुटि थी। जब CPU लाइन स्थिति रजिस्टर को पढ़ता है, तो PE साफ़ हो जाता है। यह त्रुटि CPU को तब दिखाई देती है जब इससे संबंधित वर्ण FIFO के शीर्ष पर होता है।
3	FE	0	0, 1	फ़्रेमिंग त्रुटि संकेतक यह दर्शाता है कि प्राप्त बाइट में कोई मान्य स्टॉप बिट नहीं था। जब CPU लाइन स्टेटस रजिस्टर पढ़ता है, तो FE साफ़ हो जाता है। फ़्रेमिंग त्रुटि के बाद UART पुनः सिंक्रनाइज़ करने का प्रयास करेगा। ऐसा करने के लिए, यह मान लेता है कि फ़्रेमिंग त्रुटि अगले स्टार्ट बिट के कारण थी, इसलिए यहampइस स्टार्ट बिट को दो बार दबाएँ, और फिर डेटा प्राप्त करना शुरू कर दें। यह त्रुटि CPU को तब दिखाई देती है जब इससे जुड़ा अक्षर FIFO के शीर्ष पर होता है।

तालिका 1-12. लाइन स्थिति रजिस्टर—केवल पढ़ने के लिए (जारी)
बिट्स	नाम	डिफ़ॉल्ट स्थिति	मान्य स्थितियाँ	समारोह
4	BI	0	0, 1	ब्रेक इंटरप्ट संकेतक यह इंगित करता है कि प्राप्त डेटा 0 पर है, जो पूर्ण शब्द संचरण समय (प्रारंभ बिट) से अधिक है + डेटा बिट्स + पैरिटी + स्टॉप बिट्स)। जब CPU लाइन स्टेटस रजिस्टर पढ़ता है, तो BI क्लियर हो जाता है। यह त्रुटि CPU को तब दिखाई देती है जब इससे जुड़ा कोई वर्ण FIFO के शीर्ष पर होता है। जब ब्रेक होता है, तो FIFO में केवल एक शून्य वर्ण लोड होता है।
5	तीन	1	0, 1	ट्रांसमीटर होल्डिंग रजिस्टर खाली (THRE) संकेतक यह दर्शाता है कि UART एक नया डेटा बाइट संचारित करने के लिए तैयार है। जब इंटरप्ट इनेबल रजिस्टर में बिट 1 (ETBEI) 1 होता है, तो THRE CPU में एक इंटरप्ट उत्पन्न करता है। यह बिट तब सेट होता है जब TX FIFO खाली होता है। यह तब साफ़ होता है जब TX FIFO में कम से कम एक बाइट लिखा जाता है।
6	टीईएमटी	1	0, 1	ट्रांसमीटर खाली संकेतक जब ट्रांसमीटर FIFO और Shift रजिस्टर दोनों खाली हों तो यह बिट 1 पर सेट हो जाता है।
7	फ़िएर	0	1	यह बिट तब सेट होता है जब FIFO में कम से कम एक पैरिटी त्रुटि, फ़्रेमिंग त्रुटि या ब्रेक इंडिकेशन हो। FIER तब साफ़ हो जाता है जब CPU LSR को पढ़ता है, अगर FIFO में कोई और त्रुटि नहीं होती है।

मॉडेम स्थिति रजिस्टर (प्रश्न पूछें)
मॉडेम स्थिति रजिस्टर निम्नलिखित तालिका में सूचीबद्ध है।
तालिका 1-13. मॉडेम स्थिति रजिस्टर—केवल पढ़ने के लिए

बिट्स	नाम	डिफ़ॉल्ट स्थिति	मान्य स्थितियाँ	समारोह
0	डीसीटीएस	0	0, 1	डेल्टा क्लियर टू सेंड सूचक. यह इंगित करता है कि CTSn इनपुट की स्थिति CPU द्वारा अंतिम बार पढ़े जाने के बाद से बदल गई है।
1	डीडीएसआर	0	0, 1	डेल्टा डेटा सेट तैयार संकेतक यह इंगित करता है कि DSRn इनपुट की स्थिति CPU द्वारा अंतिम बार पढ़े जाने के बाद से बदल गई है।
2	टेरी	0	0, 1	रिंग इंडिकेटर डिटेक्टर का अनुगामी किनारा। यह दर्शाता है कि RI इनपुट 0 से 1 में बदल गया है।
3	डीडीसीडी	0	0, 1	डेल्टा डेटा कैरियर डिटेक्ट सूचक यह इंगित करता है कि डीसीडी इनपुट की स्थिति बदल गई है। नोट: जब भी बिट 0, 1, 2 या 3 को 1 पर सेट किया जाता है, तो मॉडेम स्थिति इंटरप्ट उत्पन्न होता है।
4	सीटीएस	0	0, 1	भेजने के लिए साफ़ करें CTSn इनपुट का पूरक। जब मॉडेम कंट्रोल रजिस्टर (MCR) का बिट 4, 1 (लूप) पर सेट होता है, तो यह बिट MCR में DTR के समतुल्य होता है।
5	डीएसआर	0	0, 1	डेटा सेट तैयार DSR इनपुट का पूरक। जब MCR का बिट 4, 1 (लूप) पर सेट होता है, तो यह बिट MCR में RTSn के बराबर होता है।
6	RI	0	0, 1	रिंग इंडिकेटर RIn इनपुट का पूरक। जब MCR का बिट 4, 1 (लूप) पर सेट होता है, तो यह बिट MCR में OUT1 के बराबर होता है।
7	DCD	0	0, 1	डेटा वाहक का पता लगाएं DCDn इनपुट का पूरक। जब MCR का बिट 4 1 (लूप) पर सेट होता है, तो यह बिट MCR में OUT2 के बराबर होता है।

स्क्रैच रजिस्टर (प्रश्न पूछें)
स्क्रैच रजिस्टर को निम्नलिखित तालिका में परिभाषित किया गया है।

बिट्स	नाम	डिफ़ॉल्ट स्थिति	समारोह
7..0	एससीआर	00 घंटे	CPU के लिए पठन/लेखन रजिस्टर। UART संचालन पर कोई प्रभाव नहीं।

उपकरण प्रवाह (प्रश्न पूछें)
यह अनुभाग उपकरण प्रवाह के बारे में विवरण प्रदान करता है।

 स्मार्टडिज़ाइन (प्रश्न पूछें)
Core16550 स्मार्टडिज़ाइन IP परिनियोजन डिज़ाइन परिवेश में डाउनलोड के लिए उपलब्ध है। कोर को स्मार्टडिज़ाइन के कॉन्फ़िगरेशन GUI का उपयोग करके कॉन्फ़िगर किया गया है, निम्न चित्र देखें।
कोर को इंस्टैंसिएट करने, कॉन्फ़िगर करने, कनेक्ट करने और जेनरेट करने के लिए स्मार्टडिज़ाइन का उपयोग करने के तरीके के बारे में जानकारी के लिए, स्मार्टडिज़ाइन उपयोगकर्ता मार्गदर्शिका देखें।

चित्र 2-1. Core16550 कॉन्फ़िगरेशन 

सिमुलेशन प्रवाह (प्रश्न पूछें)
Core16550 के लिए उपयोगकर्ता परीक्षण बेंच सभी रिलीज़ में शामिल है।
सिमुलेशन चलाने के लिए, स्मार्टडिज़ाइन में "यूज़र टेस्टबेंच फ़्लो" विकल्प चुनें और स्मार्टडिज़ाइन मेनू के अंतर्गत "जेनरेट डिज़ाइन" पर क्लिक करें। यूज़र टेस्टबेंच का चयन कोर टेस्टबेंच कॉन्फ़िगरेशन GUI के माध्यम से किया जाता है।
जब स्मार्टडिज़ाइन लिबरो SoC प्रोजेक्ट तैयार करता है, तो यह उपयोगकर्ता टेस्टबेंच स्थापित करता है files.
उपयोगकर्ता परीक्षण बेंच चलाने के लिए, Libero SoC डिज़ाइन पदानुक्रम फलक में डिज़ाइन रूट को Core16550 इंस्टेंटिएशन पर सेट करें और SoC डिज़ाइन फ़्लो विंडो में सिमुलेशन आइकन पर क्लिक करें। यह ModelSim® को आमंत्रित करता है और स्वचालित रूप से सिमुलेशन चलाता है।

लिबरो एसओसी में संश्लेषण (प्रश्न पूछें)
Libero SoC में Synthesis आइकन पर क्लिक करें। Synthesis विंडो दिखाई देगी। Synplify® प्रोजेक्ट। अगर Verilog इस्तेमाल किया जा रहा है, तो Synplify को Verilog 2001 मानक का उपयोग करने के लिए सेट करें। Synthesis चलाने के लिए, Run आइकन पर क्लिक करें।

लिबरो एसओसी में स्थान और मार्ग (प्रश्न पूछें)
डिज़ाइन रूट को उचित रूप से सेट करने और सिंथेसिस चलाने के लिए, Libero SoC में लेआउट आइकन पर क्लिक करें और डिज़ाइनर को इनवाइट करें। Core16550 को किसी विशेष प्लेस-एंड-रूट सेटिंग की आवश्यकता नहीं है।

Core16550 (प्रश्न पूछें)

यह अनुभाग इस कोर में प्रयुक्त पैरामीटरों के बारे में जानकारी प्रदान करता है।

पैरामीटर (प्रश्न पूछें)
Core16550 किसी भी शीर्ष-स्तरीय पैरामीटर का समर्थन नहीं करता है।

कोर इंटरफेस (प्रश्न पूछें)

यह अनुभाग इनपुट और आउटपुट सारांश प्रदान करता है।

I/O सिग्नल विवरण (प्रश्न पूछें)
निम्नलिखित में Core16550 I/O परिभाषाएँ सूचीबद्ध हैं।

नाम	प्रकार	विचारों में भिन्नता	विवरण
प्रीसेटन	इनपुट	कम	मास्टर रीसेट
पीसीएलके	इनपुट	—	मास्टर घड़ी PCLK को डिवाइज़र रजिस्टरों के मान से भाग दिया जाता है। फिर परिणाम को 16 से विभाजित करके बॉड दर प्राप्त की जाती है। परिणामी सिग्नल BAUDOUT सिग्नल होता है। इस पिन के बढ़ते किनारे का उपयोग सभी इनपुट और आउटपुट सिग्नल को स्ट्रोब करने के लिए किया जाता है।
पीराइट	इनपुट	उच्च	एपीबी लेखन/पठन सक्षम, सक्रिय-उच्च। जब HIGH होता है, तो डेटा निर्दिष्ट पता स्थान पर लिखा जाता है। जब LOW होता है, तो डेटा निर्दिष्ट पता स्थान से पढ़ा जाता है।
पद्दर[4:0]	इनपुट	—	एपीबी पता यह बस CPU को Core16550 के रजिस्टर के पते तक लिंक प्रदान करती है, जिससे पढ़ा या लिखा जा सकता है।
पीएसईएल	इनपुट	उच्च	एपीबी चयन जब यह PENABLE के साथ HIGH होता है, तो Core16550 पर पढ़ना और लिखना सक्षम होता है।
पीडब्लूडाटा[7:0]	इनपुट	—	डेटा इनपुट बस इस बस पर डेटा लेखन चक्र के दौरान संबोधित रजिस्टर में लिखा जाएगा।
दंडनीय	इनपुट	उच्च	एपीबी सक्षम जब यह PSEL के साथ उच्च होता है, तो Core16550 पर पढ़ना और लिखना सक्षम होता है।
पीआरडाटा[7:0]	उत्पादन	—	डेटा आउटपुट बस यह बस रीड चक्र के दौरान संबोधित रजिस्टर का मान रखती है।
सीटीएसएन	इनपुट	कम	भेजने के लिए साफ़ करें यह सक्रिय-निम्न सिग्नल एक इनपुट है जो दर्शाता है कि संलग्न डिवाइस (मॉडेम) डेटा स्वीकार करने के लिए कब तैयार है। Core16550 यह जानकारी मॉडेम स्टेटस रजिस्टर के माध्यम से CPU तक पहुँचाता है। यह रजिस्टर यह भी दर्शाता है कि यदि CTSn सिग्नल पिछली बार से बदला है, तो रजिस्टर पढ़ा गया था।
डीएसआरएन	इनपुट	कम	डेटा सेट तैयार यह सक्रिय-निम्न सिग्नल एक इनपुट है जो यह दर्शाता है कि संलग्न डिवाइस (मॉडेम) Core16550 के साथ लिंक स्थापित करने के लिए कब तैयार है। Core16550 यह जानकारी मॉडेम स्थिति रजिस्टर के माध्यम से CPU तक पहुँचाता है। यह रजिस्टर यह भी बताता है कि रजिस्टर को पिछली बार पढ़े जाने के बाद से DSRn सिग्नल में कोई बदलाव आया है या नहीं।
डीसीडीएन	इनपुट	कम	डेटा वाहक का पता लगाएं यह सक्रिय-निम्न सिग्नल एक इनपुट है जो यह दर्शाता है कि संलग्न डिवाइस (मॉडेम) ने कब वाहक का पता लगाया है। Core16550 यह जानकारी मॉडेम स्थिति रजिस्टर के माध्यम से CPU को भेजता है। यह रजिस्टर यह भी बताता है कि रजिस्टर को पिछली बार पढ़े जाने के बाद से DCDn सिग्नल में कोई बदलाव आया है या नहीं।
पाप	इनपुट	—	सीरियल इनपुट डेटा यह डेटा Core16550 में प्रेषित होता है। इसे PCLK इनपुट पिन के साथ सिंक्रोनाइज़ किया जाता है।
रिन	इनपुट	कम	रिंग इंडिकेटर यह सक्रिय-निम्न सिग्नल एक इनपुट है जो दर्शाता है कि संलग्न डिवाइस (मॉडेम) ने टेलीफोन लाइन पर रिंग सिग्नल कब महसूस किया है। Core16550 यह जानकारी मॉडेम स्टेटस रजिस्टर के माध्यम से CPU तक पहुँचाता है। यह रजिस्टर यह भी बताता है कि RIn ट्रेलिंग एज कब महसूस किया गया था।
दक्षिण	उत्पादन	—	सीरियल आउटपुट डेटा यह डेटा Core16550 से प्रेषित होता है। इसे BAUDOUT आउटपुट पिन के साथ सिंक्रोनाइज़ किया जाता है।
आरटीएसएन	उत्पादन	कम	भेजने का अनुरोध इस सक्रिय-निम्न आउटपुट सिग्नल का उपयोग संलग्न डिवाइस (मॉडेम) को यह सूचित करने के लिए किया जाता है कि Core16550 डेटा भेजने के लिए तैयार है। इसे CPU द्वारा मॉडेम कंट्रोल रजिस्टर के माध्यम से प्रोग्राम किया जाता है।

तालिका 4-1. I/O सिग्नल सारांश (जारी)
नाम	प्रकार	विचारों में भिन्नता	विवरण
डीटीआरएन	उत्पादन	कम	डेटा टर्मिनल तैयार यह सक्रिय-निम्न आउटपुट सिग्नल संलग्न डिवाइस (मॉडेम) को सूचित करता है कि Core16550 संचार लिंक स्थापित करने के लिए तैयार है। इसे CPU द्वारा मॉडेम कंट्रोल रजिस्टर के माध्यम से प्रोग्राम किया जाता है।
आउट1एन	उत्पादन	कम	आउटपुट 1 यह सक्रिय-निम्न आउटपुट एक उपयोगकर्ता-परिभाषित सिग्नल है। CPU इस सिग्नल को मॉडेम कंट्रोल रजिस्टर के माध्यम से प्रोग्राम करता है और इसे विपरीत मान पर सेट करता है।
आउट2एन	उत्पादन	कम	आउटपुट 2 यह सक्रिय-निम्न आउटपुट सिग्नल एक उपयोगकर्ता-परिभाषित सिग्नल है। इसे सीपीयू द्वारा मॉडेम कंट्रोल रजिस्टर के माध्यम से प्रोग्राम किया जाता है और विपरीत मान पर सेट किया जाता है।
विस्मयबोधक	उत्पादन	उच्च	रुकावट लंबित यह सक्रिय-उच्च आउटपुट सिग्नल Core16550 का इंटरप्ट आउटपुट सिग्नल है। इसे कुछ घटनाओं पर सक्रिय होने के लिए प्रोग्राम किया गया है, जिससे CPU को सूचित किया जाता है कि ऐसी कोई घटना घटी है, (अधिक जानकारी के लिए, इंटरप्ट आइडेंटिफिकेशन रजिस्टर देखें)। इसके बाद CPU उचित कार्रवाई करता है।
BAUDOUTn	उत्पादन	कम	बॉड आउट यह SOUT से डेटा आउटपुट स्ट्रीम को सिंक्रनाइज़ करने के लिए इनपुट क्लॉक से प्राप्त आउटपुट क्लॉक सिग्नल है।
आरएक्सआरडीवाईएन	उत्पादन	कम	रिसीवर प्रसारण प्राप्त करने के लिए तैयार है। इस सक्रिय-निम्न आउटपुट सिग्नल द्वारा सीपीयू को यह संकेत मिलता है कि Core16550 का रिसीवर अनुभाग डेटा पढ़ने के लिए उपलब्ध है।
TXRDYN	उत्पादन	कम	ट्रांसमीटर डेटा संचारित करने के लिए तैयार है। यह सक्रिय-निम्न संकेत सीपीयू को संकेत देता है कि कोर16550 के ट्रांसमीटर अनुभाग में संचरण के लिए डेटा लिखने के लिए स्थान है।
rxfifo_खाली	उत्पादन	उच्च	FIFO खाली प्राप्त करें. यह सिग्नल तब उच्च हो जाता है जब प्राप्त FIFO खाली हो जाता है।
rxfifo_पूर्ण	उत्पादन	उच्च	FIFO पूर्ण प्राप्त करें. यह सिग्नल तब उच्च हो जाता है जब प्राप्त FIFO पूर्ण हो जाता है।

समय आरेख (एक प्रश्न पूछें)
यह अनुभाग इस कोर का समय आरेख प्रदान करता है।

 डेटा लेखन चक्र और डेटा पठन चक्र (प्रश्न पूछें)
चित्र 5-1 और चित्र 5-2, APB सिस्टम क्लॉक, PCLK के सापेक्ष लेखन चक्र और पठन चक्र समय संबंधों को दर्शाते हैं।

रजिस्टर करें लिखें (प्रश्न पूछें)
निम्नलिखित चित्र दर्शाता है कि पता, चयन और सक्षम सिग्नल लैच किए गए हैं और PCLK के बढ़ते किनारे से पहले मान्य होने चाहिए। लेखन PCLK सिग्नल के बढ़ते किनारे पर होता है।

रजिस्टर करें पढ़ें (प्रश्न पूछें)
निम्नलिखित चित्र दर्शाता है कि पता, चयन और सक्षम सिग्नल लैच किए गए हैं और PCLK के बढ़ते किनारे से पहले मान्य होने चाहिए। रीडिंग PCLK सिग्नल के बढ़ते किनारे पर होती है। विवरण और समय तरंगरूपों पर अधिक जानकारी के लिए, AMBA विनिर्देश देखें।

रिसीवर सिंक्रोनाइज़ेशन (प्रश्न पूछें)
जब रिसीवर आने वाली डेटा स्ट्रीम में निम्न स्थिति का पता लगाता है, तो वह उसके साथ सिंक्रनाइज़ हो जाता है। शुरुआती किनारे के बाद, UART 1.5 × (सामान्य बिट लंबाई) प्रतीक्षा करता है। इससे प्रत्येक बाद वाला बिट उसकी चौड़ाई के मध्य में पढ़ा जाता है। निम्नलिखित चित्र इस सिंक्रनाइज़ेशन प्रक्रिया को दर्शाता है।

चित्र 5-3. रिसीवर सिंक्रोनाइज़ेशन

टेस्टबेंच ऑपरेशन (प्रश्न पूछें)
Core16550 के साथ केवल एक टेस्टबेंच प्रदान किया गया है: Verilog उपयोगकर्ता टेस्टबेंच। यह Verilog में लिखा गया एक उपयोग में आसान टेस्टबेंच है। यह टेस्टबेंच ग्राहक संशोधन के लिए है।

उपयोगकर्ता टेस्टबेंच (प्रश्न पूछें)
निम्नलिखित आंकड़ा ex का ब्लॉक आरेख दिखाता हैample उपयोगकर्ता डिजाइन और testbench.
चित्र 6-1. Core16550 उपयोगकर्ता टेस्टबेंच

उपयोगकर्ता टेस्टबेंच में एक सरल ex शामिल हैampयह एक ऐसा डिज़ाइन है जो उन उपयोगकर्ताओं के लिए संदर्भ के रूप में कार्य करता है जो अपने स्वयं के डिज़ाइन को कार्यान्वित करना चाहते हैं।
पूर्व के लिए टेस्टबेंचampले, उपयोगकर्ता डिज़ाइन सत्यापन परीक्षण बेंच में परीक्षण की गई कार्यक्षमता के एक उपसमूह को कार्यान्वित करता है, अधिक जानकारी के लिए, उपयोगकर्ता परीक्षण बेंच देखें। संकल्पनात्मक रूप से, जैसा कि चित्र 6-1 में दिखाया गया है, Core16550 का इंस्टैंसिएशन एक व्यवहारिक माइक्रोकंट्रोलर और एक सिम्युलेटेड लूपबैक कनेक्शन का उपयोग करके सिम्युलेटेड किया जाता है। उदाहरण के लिएampले, उपयोगकर्ता टेस्टबेंच एक ही कोर 16550 इकाई द्वारा प्रेषित और प्राप्त करने का प्रदर्शन करता है, ताकि आप इस कोर का उपयोग करने के तरीके की बुनियादी समझ प्राप्त कर सकें।
उपयोगकर्ता परीक्षण बेंच Core16550 के बुनियादी सेटअप, संचारण और प्राप्ति संचालन को प्रदर्शित करता है। उपयोगकर्ता परीक्षण बेंच निम्नलिखित चरण निष्पादित करता है:

1. नियंत्रण रजिस्टरों में लिखें.
2. प्राप्त डेटा की जाँच करें.
3. प्रेषण और प्राप्ति चालू करें.
4. नियंत्रण रजिस्टर पढ़ें.
5. एक बाइट प्रेषित करें और प्राप्त करें.

डिवाइस उपयोगिता और प्रदर्शन (एक प्रश्न पूछें)

निम्न तालिका Core16550 उपयोग और प्रदर्शन डेटा सूचीबद्ध करती है। तालिका 7-1. Core16550 उपयोग और प्रदर्शन PolarFire और PolarFire SoC

डिवाइस विवरण		संसाधन			टक्कर मारना
परिवार	उपकरण	4LUT	फिल्म समारोह निदेशालय	तर्क तत्व	μSRAM
पोलरफायर®	एमपीएफ100टी- एफसीएसजी325आई	752	284	753	2
पोलरफायर®SoC	एमपीएफएस250टीएस- एफसीएसजी536आई	716	284	720	2
RTG4™	RT4G150- 1CG1657M	871	351	874	2
इग्लू® 2	M2GL050TFB GA896STD	754	271	1021	2
स्मार्टफ्यूजन® 2	M2S050TFBG A896STD	754	271	1021	2
स्मार्टफ्यूजन®	A2F500M3G- एसटीडी	1163	243	1406	2
इग्लू®/इग्लू	एजीएल600- एसटीडी/एजीएलई600 वी2	1010	237	1247	2
विलय	एएफएस600-एसटीडी	1010	237	1247	2
प्रोएएसआईसी® 3/ई	A3P600-एसटीडी	1010	237	1247	2
प्रोएएसआईसी प्लस®	एपीए075-एसटीडी	1209	233	1442	2
आर.टी.ए.एक्स.-एस	RTAX250S- एसटीडी	608	229	837	2
एक्सेलरेटर®	AX125-एसटीडी	608	229	837	2

हल किए गए मुद्दे (प्रश्न पूछें)
निम्नलिखित तालिका विभिन्न Core16550 रिलीज़ के लिए सभी हल किए गए मुद्दों को सूचीबद्ध करती है।
तालिका 8-1. हल किए गए मुद्दे

संस्करण	परिवर्तन
v3.4	Core16550 रजिस्टर नाम के रूप में सिस्टम वेरिलॉग कीवर्ड "break" का उपयोग करता है, जिससे सिंटैक्स त्रुटि की समस्या हो रही थी। कीवर्ड को किसी अन्य नाम से बदलकर इसे ठीक कर दिया गया है। पोलरफायर® परिवार का समर्थन जोड़ा गया

संशोधन इतिहास (एक प्रश्न पूछें)

संशोधन इतिहास दस्तावेज़ में लागू किए गए परिवर्तनों का वर्णन करता है। परिवर्तनों को संशोधन के अनुसार सूचीबद्ध किया गया है, जो सबसे हालिया प्रकाशन से शुरू होता है।

माइक्रोचिप एफपीजीए समर्थन

माइक्रोचिप एफपीजीए उत्पाद समूह ग्राहक सेवा, ग्राहक तकनीकी सहायता केंद्र सहित विभिन्न सहायता सेवाओं के साथ अपने उत्पादों का समर्थन करता है webसाइट और दुनिया भर के बिक्री कार्यालयों में उपलब्ध है। ग्राहकों को सलाह दी जाती है कि वे सहायता टीम से संपर्क करने से पहले माइक्रोचिप के ऑनलाइन संसाधनों पर जाएँ क्योंकि बहुत संभव है कि उनके प्रश्नों का उत्तर पहले ही दिया जा चुका हो।
के माध्यम से तकनीकी सहायता केंद्र से संपर्क करें webसाइट पर www.microchip.com/support FPGA डिवाइस पार्ट नंबर का उल्लेख करें, उपयुक्त केस श्रेणी का चयन करें, और डिज़ाइन अपलोड करें files तकनीकी सहायता मामला बनाते समय।
गैर-तकनीकी उत्पाद समर्थन के लिए ग्राहक सेवा से संपर्क करें, जैसे उत्पाद मूल्य निर्धारण, उत्पाद उन्नयन, अद्यतन जानकारी, ऑर्डर की स्थिति और प्राधिकरण।

• उत्तरी अमेरिका से, 800.262.1060 पर कॉल करें
• बाकी दुनिया से, 650.318.4460 पर कॉल करें
• दुनिया में कहीं से भी फ़ैक्स करें, 650.318.8044

माइक्रोचिप सूचना

ट्रेडमार्क
“माइक्रोचिप” नाम और लोगो, “एम” लोगो, और अन्य नाम, लोगो और ब्रांड माइक्रोचिप टेक्नोलॉजी इनकॉर्पोरेटेड या संयुक्त राज्य अमेरिका और/या अन्य देशों में इसके सहयोगियों और/या सहायक कंपनियों के पंजीकृत और अपंजीकृत ट्रेडमार्क हैं (“माइक्रोचिप ट्रेडमार्क”)। माइक्रोचिप ट्रेडमार्क के बारे में जानकारी यहाँ पाई जा सकती है https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
आईएसबीएन:

कानूनी नोटिस

• इस प्रकाशन और इसमें दी गई जानकारी का उपयोग केवल माइक्रोचिप उत्पादों के साथ किया जा सकता है, जिसमें माइक्रोचिप उत्पादों को आपके एप्लिकेशन के साथ डिज़ाइन करना, परीक्षण करना और एकीकृत करना शामिल है। इस जानकारी का उपयोग
  किसी भी अन्य तरीके से इन शर्तों का उल्लंघन करता है। डिवाइस एप्लिकेशन के बारे में जानकारी केवल आपकी सुविधा के लिए प्रदान की जाती है और अपडेट द्वारा इसे प्रतिस्थापित किया जा सकता है। यह सुनिश्चित करना आपकी ज़िम्मेदारी है कि आपका एप्लिकेशन आपकी विशिष्टताओं को पूरा करता है। अतिरिक्त सहायता के लिए अपने स्थानीय माइक्रोचिप बिक्री कार्यालय से संपर्क करें या, अतिरिक्त सहायता प्राप्त करें www.microchip.com/en-us/support/design-help/client-support-services
• यह जानकारी माइक्रोचिप द्वारा “जैसी है वैसी ही” प्रदान की गई है। माइक्रोचिप इस जानकारी से संबंधित किसी भी प्रकार का कोई प्रतिनिधित्व या वारंटी नहीं देता है, चाहे वह व्यक्त हो या निहित, लिखित या मौखिक, वैधानिक या अन्यथा, जिसमें गैर-उल्लंघन, व्यापारिकता और किसी विशेष उद्देश्य के लिए उपयुक्तता की निहित वारंटी या इसकी स्थिति, गुणवत्ता या प्रदर्शन से संबंधित वारंटी शामिल हैं, लेकिन इन्हीं तक सीमित नहीं हैं।
• किसी भी स्थिति में माइक्रोचिप किसी भी प्रकार की अप्रत्यक्ष, विशेष, दंडात्मक, आकस्मिक या परिणामी हानि, क्षति, लागत या व्यय के लिए उत्तरदायी नहीं होगी, चाहे इसका कारण कुछ भी हो, भले ही माइक्रोचिप को इस संभावना के बारे में सूचित किया गया हो या नुकसान का पूर्वानुमान लगाया जा सकता हो। कानून द्वारा अनुमत अधिकतम सीमा तक, सूचना या इसके उपयोग से संबंधित किसी भी तरह के सभी दावों पर माइक्रोचिप की कुल देयता, उस शुल्क की राशि से अधिक नहीं होगी, यदि कोई हो, जो आपने सूचना के लिए माइक्रोचिप को सीधे भुगतान किया है।
• जीवन रक्षक और/या सुरक्षा अनुप्रयोगों में माइक्रोचिप उपकरणों का उपयोग पूरी तरह से खरीदार के जोखिम पर है, और खरीदार ऐसे उपयोग से होने वाले किसी भी और सभी नुकसानों, दावों, मुकदमों या खर्चों से माइक्रोचिप को बचाने, क्षतिपूर्ति करने और हानिरहित रखने के लिए सहमत है। जब तक अन्यथा न कहा जाए, किसी भी माइक्रोचिप बौद्धिक संपदा अधिकारों के तहत कोई लाइसेंस, निहित रूप से या अन्यथा, नहीं दिया जाता है।

माइक्रोचिप डिवाइस कोड सुरक्षा सुविधा
माइक्रोचिप उत्पादों पर कोड सुरक्षा सुविधा के निम्नलिखित विवरण पर ध्यान दें:

• माइक्रोचिप उत्पाद उनके विशेष माइक्रोचिप डेटा शीट में निहित विनिर्देशों को पूरा करते हैं।
• माइक्रोचिप का मानना ​​है कि उसके उत्पादों का परिवार सुरक्षित है, जब उनका उपयोग इच्छित तरीके से, परिचालन विनिर्देशों के भीतर और सामान्य परिस्थितियों में किया जाए।
• माइक्रोचिप अपने बौद्धिक संपदा अधिकारों को महत्व देता है और आक्रामक रूप से उनकी रक्षा करता है। माइक्रोचिप उत्पादों की कोड सुरक्षा सुविधाओं का उल्लंघन करने का प्रयास सख्त वर्जित है और डिजिटल मिलेनियम कॉपीराइट अधिनियम का उल्लंघन हो सकता है।
• न तो माइक्रोचिप और न ही कोई अन्य सेमीकंडक्टर निर्माता अपने कोड की सुरक्षा की गारंटी दे सकता है। कोड सुरक्षा का मतलब यह नहीं है कि हम उत्पाद की "अटूट" होने की गारंटी दे रहे हैं। कोड सुरक्षा लगातार विकसित हो रही है। माइक्रोचिप अपने उत्पादों की कोड सुरक्षा सुविधाओं को लगातार बेहतर बनाने के लिए प्रतिबद्ध है।

उपयोगकर्ता गाइड
© 2025 माइक्रोचिप टेक्नोलॉजी इंक. और इसकी सहायक कंपनियां

दस्तावेज़ / संसाधन

माइक्रोचिप कोर16550 यूनिवर्सल एसिंक्रोनस रिसीवर ट्रांसमीटर [पीडीएफ] उपयोगकर्ता गाइड v3.4, v3.3, Core16550 यूनिवर्सल एसिंक्रोनस रिसीवर ट्रांसमीटर, Core16550, यूनिवर्सल एसिंक्रोनस रिसीवर ट्रांसमीटर, एसिंक्रोनस रिसीवर ट्रांसमीटर, रिसीवर ट्रांसमीटर, ट्रांसमीटर

संदर्भ

• उपयोगकर्ता पुस्तिका