इंटेल इंटरलेकन 2nd Gen FPGA IP रिलीज़ नोट्स
इंटरलेकन (दूसरी पीढ़ी) Intel® FPGA IP रिलीज़ नोट्स
यदि किसी विशिष्ट IP कोर संस्करण के लिए कोई रिलीज़ नोट उपलब्ध नहीं है, तो उस संस्करण में IP कोर में कोई परिवर्तन नहीं है। v18.1 तक के IP अपडेट रिलीज़ के बारे में जानकारी के लिए, Intel Quartus Prime Design Suite अपडेट रिलीज़ नोट्स देखें। Intel® FPGA IP संस्करण v19.1 तक Intel Quartus® Prime Design Suite सॉफ़्टवेयर संस्करणों से मेल खाते हैं। Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण 19.2 में प्रारंभ करते हुए, Intel FPGA IP की एक नई संस्करण योजना है। Intel FPGA IP संस्करण (XYZ) संख्या प्रत्येक Intel Quartus Prime सॉफ़्टवेयर संस्करण के साथ बदल सकती है। इसमें बदलाव:
- X IP के एक बड़े संशोधन को इंगित करता है। यदि आप इंटेल क्वार्टस प्राइम सॉफ्टवेयर को अपडेट करते हैं, तो आपको आईपी को फिर से बनाना होगा।
- Y इंगित करता है कि IP में नई सुविधाएँ शामिल हैं। इन नई सुविधाओं को शामिल करने के लिए अपने आईपी को पुन: उत्पन्न करें।
- Z इंगित करता है कि IP में मामूली परिवर्तन शामिल हैं। इन परिवर्तनों को शामिल करने के लिए अपने आईपी को पुन: उत्पन्न करें।
- इंटेल क्वार्टस प्राइम डिजाइन सूट अपडेट रिलीज नोट्स
- इंटरलेकन (दूसरी पीढ़ी) इंटेल एफपीजीए आईपी यूजर गाइड
- ज्ञानकोष में इंटरलेकन (दूसरी पीढ़ी) इंटेल एफपीजीए आईपी के लिए इरेटा
- इंटरलेकन (दूसरी पीढ़ी) इंटेल स्ट्रैटिक्स 2 एफपीजीए आईपी डिजाइन एक्सampले उपयोगकर्ता गाइड
- इंटरलेकन (दूसरी पीढ़ी) Intel Agilex FPGA IP Design Exampले उपयोगकर्ता गाइड
- इंटेल एफपीजीए आईपी कोर का परिचय
इंटरलेकन (दूसरी पीढ़ी) इंटेल एफपीजीए आईपी v2
तालिका 1. v20.0.0 2020.10.05
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
|
20.3 |
25.78125 जीबीपीएस डेटा दर के लिए समर्थन जोड़ा गया। | — |
| डेटा दरों के समर्थन को 25.3 Gbps से 25.28 Gbps और 25.8 Gbps से 25.78125 Gbps तक संशोधित किया। |
— |
इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या इसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल द्वारा लिखित रूप में स्पष्ट रूप से सहमति के अलावा, यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या उत्तरदायित्व नहीं लेता है। इंटेल ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें।
अन्य नामों और ब्रांडों पर दूसरों की संपत्ति होने का दावा किया जा सकता है।
इंटरलेकन (दूसरी पीढ़ी) इंटेल एफपीजीए आईपी v2
तालिका 2. v19.3.0 2020.06.22
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
|
19.3.0 |
IP अब इंटरलेकन लुक-असाइड सुविधा का समर्थन करता है। | — |
| नया जोड़ा गया इंटरलेकन लुक-असाइड मोड सक्षम करें आईपी पैरामीटर संपादक में पैरामीटर। | आप आईपी को इंटरलेकन लुक-असाइड मोड में कॉन्फ़िगर कर सकते हैं। | |
| स्थानांतरण मोड चयन पैरामीटर इंटेल क्वार्टस प्राइम सॉफ्टवेयर के वर्तमान संस्करण से हटा दिया गया है। |
— |
|
| एच-टाइल और ई-टाइल (एनआरजेड मोड) आईपी कोर विविधताओं में 12.5 लेन की संख्या के लिए 10 जीबीपीएस डेटा दर समर्थन जोड़ा गया। |
— |
|
| आईपी से निम्नलिखित संकेतों को हटा दिया गया:
• rx_pma_data • tx_pma_data • itx_hungry • itx_hungry |
— |
|
| निम्नलिखित नए संकेत जोड़े गए:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_credit • irx_credit |
— |
|
| रजिस्टर मैप से निम्नलिखित दो ऑफ़सेट निकाले गए:
• 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR |
— |
|
| डिजाइन पूर्व के हार्डवेयर परीक्षणample अब Intel Agilex™ उपकरणों के लिए उपलब्ध है। | आप पूर्व डिजाइन का परीक्षण कर सकते हैंampIntel Agilex F- सीरीज़ ट्रांसीवर-SoC डेवलपमेंट किट पर। | |
| आप अपने इंटरलेकन (द्वितीय पीढ़ी) आईपी उदाहरण के लिए डेटा दर और ट्रांसीवर संदर्भ घड़ी आवृत्ति को थोड़ा भिन्न मानों में बदल सकते हैं जो इंटेल स्ट्रैटिक्स® 2 एच-टाइल या ई-टाइल डिवाइस को लक्षित करता है। डेटा दर को बदलने के तरीके के बारे में जानकारी के लिए इस केडीबी का संदर्भ लें। |
आप टाइल्स के आधार पर डेटा दरों को अनुकूलित कर सकते हैं। |
इंटरलेकन (दूसरी पीढ़ी) इंटेल एफपीजीए आईपी v2
तालिका 3. v19.2.1 2019.09.27
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
|
19.3 |
ई-टाइल ट्रांससीवर्स के साथ Intel Agilex उपकरणों के लिए सार्वजनिक रिलीज़। | — |
| इंटरलेकन (दूसरी पीढ़ी) इंटेल स्ट्रैटिक्स 2 एफपीजीए आईपी का नाम बदलकर इंटरलेकन (दूसरी पीढ़ी) इंटेल एफपीजीए आईपी रखा गया |
— |
इंटरलेकन (दूसरी पीढ़ी) इंटेल स्ट्रैटिक्स 2 एफपीजीए आईपी v10 अपडेट 18.1
तालिका 4. संस्करण 18.1 अपडेट 1 2019.03.15
| विवरण | प्रभाव |
| मल्टी-सेगमेंट मोड सपोर्ट जोड़ा गया। | — |
| जोड़ा खंडों की संख्या पैरामीटर. | — |
| • लेन और डेटा दर संयोजनों के लिए निम्न प्रकार से समर्थन जोड़ा गया:
— इंटेल स्ट्रैटिक्स 10 एल-टाइल उपकरणों के लिए: • 4/12.5/25.3 जीबीपीएस लेन दरों के साथ 25.8 लेन • 8 जीबीपीएस लेन दरों के साथ 12.5 लेन — इंटेल स्ट्रैटिक्स 10 एच-टाइल उपकरणों के लिए: • 4/12.5/25.3 जीबीपीएस लेन दरों के साथ 25.8 लेन • 8/12.5/25.3 जीबीपीएस लेन दरों के साथ 25.8 लेन • 10/25.3 जीबीपीएस लेन दरों के साथ 25.8 लेन — इंटेल स्ट्रैटिक्स 10 ई-टाइल (NRZ) उपकरणों के लिए: • 4/6.25/12.5/25.3 जीबीपीएस लेन दरों के साथ 25.8 लेन • 8/12.5/25.3 जीबीपीएस लेन दरों के साथ 25.8 लेन • 10/25.3 जीबीपीएस लेन दरों के साथ 25.8 लेन • 12 जीबीपीएस लेन दर के साथ 10.3125 लेन |
— |
| • निम्नलिखित नए ट्रांसमिट यूजर इंटरफेस सिग्नल जोड़े गए:
— itx_eob1 — itx_eopbits1 — itx_chan1 |
— |
| • निम्नलिखित नए रिसीवर यूजर इंटरफेस सिग्नल जोड़े गए:
- irx_eob1 - irx_eopbits1 — irx_chan1 — irx_err1 - irx_err |
— |
इंटरलेकन (दूसरी पीढ़ी) इंटेल स्ट्रैटिक्स 2 एफपीजीए आईपी v10
तालिका 5. संस्करण 18.1 2018.09.10
| विवरण | प्रभाव | नोट्स |
| दस्तावेज़ टाइल का नाम इस रूप में रखा इंटरलेकन (दूसरी पीढ़ी) इंटेल स्ट्रैटिक्स 2 एफपीजीए आईपी यूजर गाइड |
— |
— |
| इंटरलेकन (दूसरी पीढ़ी) आईपी कोर के लिए वीएचडीएल सिमुलेशन मॉडल और टेस्टबेंच समर्थन जोड़ा गया। |
— |
— |
| निम्नलिखित नए रजिस्टरों को आईपी कोर में जोड़ा गया: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ILLEGAL_ STATE |
— | ये रजिस्टर केवल इंटेल स्ट्रैटिक्स 10 ई-टाइल डिवाइस विविधताओं में उपलब्ध हैं। |
| • ILKN_FEC_XCODER_RX_ILLEGAL_ STATE |
इंटरलेकन (दूसरी पीढ़ी) इंटेल एफपीजीए आईपी v2
तालिका 6. संस्करण 18.0.1 जुलाई 2018
| विवरण | प्रभाव | नोट्स |
| ई-टाइल ट्रांससीवर्स के साथ इंटेल स्ट्रैटिक्स 10 उपकरणों के लिए समर्थन जोड़ा गया। |
— |
— |
| PAM53.125 मोड में इंटेल स्ट्रैटिक्स 10 ई-टाइल उपकरणों के लिए 4 Gbps डेटा दर समर्थन जोड़ा गया। |
— |
— |
| PAM10 मोड में इंटेल स्ट्रैटिक्स 4 ई-टाइल उपकरणों के लिए क्लॉक सिग्नल mac_clkin जोड़ा गया |
— |
— |
इंटरलेकन (दूसरी पीढ़ी) इंटेल एफपीजीए आईपी v2
तालिका 7. संस्करण 18.0 मई 2018
| विवरण | प्रभाव | नोट्स |
| इंटेल रीब्रांडिंग के अनुसार इंटरलेकन आईपी कोर (दूसरी पीढ़ी) का नाम बदलकर इंटरलेकन (दूसरी पीढ़ी) इंटेल एफपीजीए आईपी कर दिया गया। |
— |
— |
| 25.8 और 6 लेन की संख्या के लिए 12 Gbps डेटा दर समर्थन जोड़ा गया। |
— |
— |
| Cadence Xcelium* समानांतर सिम्युलेटर के लिए समर्थन जोड़ा गया। |
— |
— |
इंटरलेकन आईपी कोर (दूसरी पीढ़ी) v2
तालिका 8. संस्करण 17.1 नवंबर 2017
| विवरण | प्रभाव | नोट्स |
| इंटेल एफपीजीए आईपी लाइब्रेरी में प्रारंभिक रिलीज। | — | — |
संबंधित जानकारी
इंटरलेकन आईपी कोर (दूसरी पीढ़ी) उपयोगकर्ता गाइड
इंटरलेकन (दूसरी पीढ़ी) इंटेल एफपीजीए आईपी उपयोगकर्ता गाइड अभिलेखागार
| क्वार्टस संस्करण | आईपी कोर संस्करण | उपयोगकर्ता गाइड |
| 20.2 | 19.3.0 | इंटरलेकन (दूसरी पीढ़ी) एफपीजीए आईपी यूजर गाइड |
| 19.3 | 19.2.1 | इंटरलेकन (दूसरी पीढ़ी) एफपीजीए आईपी यूजर गाइड |
| 19.2 | 19.2 | इंटरलेकन (दूसरी पीढ़ी) एफपीजीए आईपी यूजर गाइड |
| 18.1.1 | 18.1.1 | इंटरलेकन (दूसरी पीढ़ी) इंटेल स्ट्रैटिक्स 2 एफपीजीए आईपी यूजर गाइड |
| 18.1 | 18.1 | इंटरलेकन (दूसरी पीढ़ी) इंटेल स्ट्रैटिक्स 2 एफपीजीए आईपी यूजर गाइड |
| 18.0.1 | 18.0.1 | इंटरलेकन (दूसरी पीढ़ी) एफपीजीए आईपी यूजर गाइड |
| 18.0 | 18.0 | इंटरलेकन (दूसरी पीढ़ी) इंटेल एफपीजीए आईपी यूजर गाइड |
| 17.1 | 17.1 | इंटरलेकन आईपी कोर (दूसरी पीढ़ी) उपयोगकर्ता गाइड |
IP संस्करण v19.1 तक Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करणों के समान हैं। Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण 19.2 या बाद के संस्करण से, IP कोर में एक नई IP संस्करण योजना है। यदि कोई IP कोर संस्करण सूचीबद्ध नहीं है, तो पिछले IP कोर संस्करण के लिए उपयोगकर्ता मार्गदर्शिका लागू होती है।
दस्तावेज़ / संसाधन
 |
इंटेल इंटरलेकन 2nd Gen FPGA IP रिलीज़ नोट्स [पीडीएफ] निर्देश इंटरलेकन 2nd Gen FPGA IP रिलीज़ नोट्स, Interlaken 2nd Gen, FPGA IP रिलीज़ नोट्स |
