अंतर्वस्तु छिपाना
1 इंटेल ई-सीरीज़ 5 जीटीएस ट्रांसीवर
2 उत्पाद की जानकारी
3 परिचय
4 ऊपरview
5 दोहरे सिंप्लेक्स इंटरफेस को समझना और योजना बनाना
6 दोहरे सिंप्लेक्स इंटरफेस को लागू करना
7 सामान्य प्रश्न
8 दस्तावेज़ / संसाधन
8.1 संदर्भ

इंटेल-लोगो

इंटेल ई-सीरीज़ 5 जीटीएस ट्रांसीवर

Intel-E-Series-5-GTS-Transceiver-product-image

विशेष विवरण

  • उत्पाद का नाम: GTS ट्रांसीवर डुअल सिंप्लेक्स इंटरफेस
  • मॉडल संख्या: 825853
  • रिलीज दिनांक: 2025.01.24

उत्पाद की जानकारी

एजिलेक्स 5 FPGAs में GTS ट्रांसीवर विभिन्न सिम्प्लेक्स प्रोटोकॉल कार्यान्वयनों का समर्थन करते हैं। सिम्प्लेक्स मोड में, GTS चैनल एकदिशात्मक होता है, जिससे एक अप्रयुक्त ट्रांसमीटर या रिसीवर बच जाता है। दोहरे सिम्प्लेक्स मोड का उपयोग करके, आप अप्रयुक्त चैनल का उपयोग किसी अन्य स्वतंत्र सिम्प्लेक्स प्रोटोकॉल को लागू करने के लिए कर सकते हैं।

परिचय

यह उपयोगकर्ता मार्गदर्शिका Agilex™ 5 GTS ट्रांसीवर्स में डुअल सिंप्लेक्स (DS) मोड को कार्यान्वित करने की विधि का वर्णन करती है।

डुअल सिम्प्लेक्स मोड, GTS ट्रांसीवर चैनल के ऑपरेटिंग मोड को संदर्भित करता है जहाँ आप एक ही ट्रांसीवर चैनल में एक स्वतंत्र ट्रांसमीटर और एक स्वतंत्र रिसीवर रख सकते हैं, जिससे Agilex 5 FPGAs में ट्रांसीवर संसाधन उपयोग को अधिकतम किया जा सकता है। उपयोगकर्ता मार्गदर्शिका में बताया गया है:

  • दोहरे सिंप्लेक्स मोड में समर्थित सिंप्लेक्स प्रोटोकॉल IPs
  • अपना डिज़ाइन शुरू करने से पहले दोहरे सिंप्लेक्स इंटरफेस की योजना कैसे बनाएं
  • दोहरे सिंप्लेक्स डिज़ाइन प्रवाह को कैसे कार्यान्वित करें

आप क्वार्टस® प्राइम प्रो संस्करण सॉफ्टवेयर संस्करण 24.2 के बाद के संस्करणों में डुअल सिम्प्लेक्स मोड को क्रियान्वित कर सकते हैं।

संबंधित जानकारी

  • GTS ट्रांसीवर PHY उपयोगकर्ता मार्गदर्शिका
  • GTS SDI II इंटेल FPGA IP उपयोगकर्ता गाइड
  • GTS SDI II इंटेल FPGA IP डिज़ाइन Exampले उपयोगकर्ता गाइड
  • GTS HDMI इंटेल FPGA IP उपयोगकर्ता गाइड
  • GTS HDMI इंटेल FPGA IP डिज़ाइन Exampले उपयोगकर्ता गाइड
  • GTS डिस्प्लेपोर्ट PHY अल्टेरा FPGA IP उपयोगकर्ता मार्गदर्शिका
  • GTS JESD204C इंटेल FPGA IP उपयोगकर्ता मार्गदर्शिका
  • GTS JESD204C इंटेल FPGA IP डिज़ाइन Exampले उपयोगकर्ता गाइड
  • GTS JESD204B इंटेल FPGA IP उपयोगकर्ता मार्गदर्शिका
  • GTS JESD204B इंटेल FPGA IP डिज़ाइन Exampले उपयोगकर्ता गाइड
  • GTS सीरियल लाइट IV इंटेल FPGA IP उपयोगकर्ता गाइड
  • GTS सीरियल लाइट IV इंटेल FPGA IP डिज़ाइन Exampले उपयोगकर्ता गाइड
  • क्वार्टस प्राइम प्रो संस्करण उपयोगकर्ता गाइड: डिज़ाइन संकलन

© अल्टेरा कॉर्पोरेशन। अल्टेरा, अल्टेरा लोगो, 'a' लोगो और अन्य अल्टेरा चिह्न अल्टेरा कॉर्पोरेशन के ट्रेडमार्क हैं। अल्टेरा और इंटेल, अल्टेरा या इंटेल की मानक वारंटी के अनुसार, अपने FPGA और सेमीकंडक्टर उत्पादों के वर्तमान विनिर्देशों के अनुसार प्रदर्शन की गारंटी देते हैं, लेकिन बिना किसी सूचना के किसी भी समय किसी भी उत्पाद या सेवा में बदलाव करने का अधिकार सुरक्षित रखते हैं। अल्टेरा और इंटेल यहाँ वर्णित किसी भी जानकारी, उत्पाद या सेवा के अनुप्रयोग या उपयोग से उत्पन्न होने वाली कोई ज़िम्मेदारी या दायित्व स्वीकार नहीं करते, सिवाय इसके कि अल्टेरा या इंटेल द्वारा लिखित रूप में स्पष्ट रूप से सहमति दी गई हो। अल्टेरा और इंटेल के ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त कर लें।

अन्य नामों और ब्रांडों पर दूसरों की संपत्ति होने का दावा किया जा सकता है।

ऊपरview

एजिलेक्स 5 FPGAs में GTS ट्रांसीवर विभिन्न सिम्प्लेक्स प्रोटोकॉल कार्यान्वयनों का समर्थन करते हैं। सिम्प्लेक्स मोड में, GTS चैनल एकदिशात्मक होता है और इससे एक अप्रयुक्त ट्रांसमीटर या रिसीवर बच जाता है। दोहरे सिम्प्लेक्स मोड का उपयोग करके, आप अप्रयुक्त ट्रांसमीटर या रिसीवर चैनल का उपयोग किसी अन्य स्वतंत्र सिम्प्लेक्स प्रोटोकॉल को लागू करने के लिए कर सकते हैं, जैसा कि नीचे दिए गए चित्र में दिखाया गया है।
Intel-E-Series-5-GTS-Transceiver-image (1)

डुअल सिंप्लेक्स (डीएस) मोड सिंप्लेक्स प्रोटोकॉल आईपी (1) के निम्नलिखित संयोजन का समर्थन करता है।

तालिका 1. दोहरे सिंप्लेक्स मोड के लिए समर्थित प्रोटोकॉल IP संयोजन

रिसीवर आईपी ट्रांसमीटर आईपी
एसडीआई HDMI DisplayPort सीरियललाइट IV जेईएसडी204सी जेईएसडी204बी
एसडीआई हाँ हाँ हाँ नहीं नहीं नहीं
HDMI हाँ हाँ हाँ नहीं नहीं नहीं
DisplayPort हाँ हाँ हाँ नहीं नहीं नहीं
सीरियललाइट IV नहीं नहीं नहीं हाँ हाँ(2) हाँ(2)
जेईएसडी204सी नहीं नहीं नहीं हाँ(2) हाँ हाँ(2)
जेईएसडी204बी नहीं नहीं नहीं हाँ(2) हाँ(2) हाँ

क्वार्टस प्राइम प्रो एडिशन सॉफ़्टवेयर में डीएस मोड को सिम्प्लेक्स प्रोटोकॉल आईपी पर आधारित एक डीएस आईपी उत्पन्न करके और आरटीएल डिज़ाइन के लिए डीएस आईपी का उपयोग करके लागू किया जा सकता है, जैसा कि नीचे दिए गए चित्र में दिखाया गया है। उत्पन्न डीएस आईपी में वे अलग-अलग सिम्प्लेक्स आईपी शामिल होते हैं जिन्हें आप डीएस मोड में पेयर करना चाहते हैं और अपने डिज़ाइन में उपयोग करना चाहते हैं।

  1. DS मोड केवल निर्दिष्ट सिंप्लेक्स प्रोटोकॉल के लिए समर्थित है, और GTS PMA/FEC डायरेक्ट PHY इंटेल FPGA IP के साथ कस्टम TX/RX मोड के लिए समर्थित नहीं है (सिवाय इसके कि जब PMA कॉन्फ़िगरेशन नियम पैरामीटर SDI या HDMI पर सेट हो)।
  2. DS मोड में यह संयोजन क्वार्टस प्राइम प्रो संस्करण सॉफ्टवेयर के वर्तमान रिलीज में समर्थित नहीं है।

Intel-E-Series-5-GTS-Transceiver-image (2)

  1. डीएस प्रवाह में आपके द्वारा उपयोग किए जाने वाले सिंप्लेक्स प्रोटोकॉल आईपी में किसी भी संशोधन या संस्करण अद्यतन के लिए डीएस आईपी को पुन: जनरेट करना आवश्यक होता है।
  2. यदि आपको DS मोड की आवश्यकता नहीं है, तो यह चरण लागू नहीं होगा।
  3. यदि आपको डीएस मोड की आवश्यकता नहीं है, तो सिम्प्लेक्स आईपी को सीधे अपने डिज़ाइन में कनेक्ट करें।
  4. आप विश्लेषण और विस्तार के बाद डीएस आईपी का अनुकरण कर सकते हैं।

दोहरे सिंप्लेक्स इंटरफेस को समझना और योजना बनाना

अपने डीएस मोड कार्यान्वयन को शुरू करने से पहले, उन सिम्प्लेक्स आईपी (ट्रांसमीटर और रिसीवर) का निर्धारण और योजना बनाएँ जिन्हें आप एक ही ट्रांसीवर चैनल में रखना चाहते हैं। यदि आपके डिज़ाइन में सिम्प्लेक्स आईपी को एक ही ट्रांसीवर चैनल में रखने की आवश्यकता नहीं है, तो इस दस्तावेज़ में वर्णित डीएस मोड प्रवाह लागू नहीं होगा और आप सिम्प्लेक्स आईपी को सीधे अपने आरटीएल डिज़ाइन में एकीकृत कर सकते हैं।

प्रोटोकॉल आईपी के दो समूह हैं जो डीएस मोड का समर्थन कर सकते हैं:

  • एसडीआई, एचडीएमआई और डिस्प्लेपोर्ट
  • सीरियललाइट IV, JESD204C और JESD204B
    • डीएस मोड के लिए समर्थित प्रोटोकॉल आईपी निर्धारित करने के बाद, योजना बनाएँ कि आपके सिम्प्लेक्स आईपी को उपयोग किए गए चैनलों में कैसे जोड़ा जाए (ट्रांसमीटर और रिसीवर एक ही चैनल में)। इस बिंदु पर, योजना तार्किक चैनल प्लेसमेंट पर आधारित है ताकि डीएस समूह स्थापित किया जा सके जिसका उपयोग आप बाद में डीएस आईपी जनरेशन के लिए कर सकते हैं। आईपी जनरेशन के बाद आप भौतिक पिन प्लेसमेंट असाइनमेंट कर सकते हैं।tage.
    • निम्नलिखित पूर्वampये उदाहरण बताते हैं कि DS मोड में सिम्प्लेक्स IPs पेयरिंग की योजना कैसे बनाई जाए ताकि एक DS समूह स्थापित किया जा सके। DS समूह को सिम्प्लेक्स IPs के एक समूह के रूप में परिभाषित किया जाता है जिसमें DS मोड में कम से कम एक चैनल होता है।

Exampचरण 1: एक SDI ट्रांसमीटर को एक SDI रिसीवर के साथ जोड़ा गया
इस पूर्व मेंampउदाहरण के लिए, एक SDI ट्रांसमीटर को एक SDI रिसीवर के साथ जोड़कर एक DS समूह बनाया जाता है, जैसा कि निम्नलिखित चित्र में दिखाया गया है।
Intel-E-Series-5-GTS-Transceiver-image (3)

Exampले 2: एक HDMI ट्रांसमीटर को एक HDMI रिसीवर के साथ जोड़ा गया
इस पूर्व मेंampउदाहरण के लिए, एक HDMI ट्रांसमीटर को एक HDMI रिसीवर के साथ जोड़कर एक DS समूह बनाया जाता है, जैसा कि नीचे दिए गए चित्र में दिखाया गया है। आप HDMI रिसीवर को चैनल 0-2 या चैनल 1-3 में रख सकते हैं।

Intel-E-Series-5-GTS-Transceiver-image (4)

Exampले 3: एक HDMI ट्रांसमीटर दो SDI रिसीवर और एक SDI ट्रांसमीटर के साथ युग्मित
इस पूर्व मेंampउदाहरण के लिए, एक HDMI ट्रांसमीटर को दो SDI रिसीवरों के साथ युग्मित करके एक DS समूह बनाया जाता है, साथ ही एक अयुग्मित SDI ट्रांसमीटर भी, जैसा कि नीचे दिए गए चित्र में दिखाया गया है। आप तार्किक रूप से दोनों SDI रिसीवरों को अलग-अलग स्थानों पर रख सकते हैं, बशर्ते कि वे HDMI ट्रांसमीटर चैनलों के साथ युग्मित हों। चूँकि SDI ट्रांसमीटर किसी अन्य सिम्प्लेक्स IP के साथ युग्मित नहीं है, इसलिए यह DS समूह का हिस्सा नहीं है (आप इसे DS समूह में शामिल नहीं कर सकते) और इसे DS प्रवाह की आवश्यकता नहीं है।
Intel-E-Series-5-GTS-Transceiver-image (5)

डीएस मोड के लिए अपने सिंप्लेक्स आईपी पेयरिंग की योजना बनाते समय, आपको निम्नलिखित पर विचार करना चाहिए:

  • TX बॉन्डिंग प्लेसमेंट- यद्यपि युग्मन तार्किक प्लेसमेंट पर आधारित है, मल्टी-चैनल ट्रांसमीटर आईपी को बॉन्डिंग की आवश्यकता होती है, और उन्हें GTS ट्रांसीवर PHY उपयोगकर्ता गाइड के बॉन्डेड लेन एग्रीगेशन के लिए PMA डायरेक्ट कॉन्फ़िगरेशन के लिए चैनल प्लेसमेंट में वर्णित भौतिक चैनल प्लेसमेंट आवश्यकताओं को पूरा करना होगा।
  • TX और RX के लिए समान सिस्टम PLL—DS मोड में युग्मित सिंप्लेक्स IPs जो सिस्टम PLL क्लॉकिंग मोड का उपयोग करते हैं, उन्हें उस चैनल के लिए समान सिस्टम PLL का उपयोग करना होगा। PMA क्लॉकिंग मोड का उपयोग करने वाले सिंप्लेक्स IPs को केवल PMA क्लॉकिंग मोड वाले किसी अन्य सिंप्लेक्स IP के साथ ही युग्मित किया जा सकता है। एक चैनल के भीतर PMA क्लॉकिंग मोड और सिस्टम PLL मोड को युग्मित करना समर्थित नहीं है।
  • TX और RX के लिए FEC का उपयोग—किसी चैनल के लिए DS मोड में युग्मित सिंप्लेक्स IPs में समान FEC सेटिंग होनी चाहिए (या तो सक्षम हो या उपयोग न की गई हो)। उदाहरण के लिएampउदाहरण के लिए, यदि आपके पास FEC सक्षम GTS SerialLite IV IP TX है, तो आप इसे केवल FEC सक्षम किसी अन्य GTS SerialLite IV IP RX के साथ ही जोड़ सकते हैं।
  • Avalon® मेमोरी-मैप्ड इंटरफ़ेस एक्सेस—ट्रांसमीटर और रिसीवर प्रत्येक चैनल तक पहुँचने के लिए एक एवलॉन मेमोरी-मैप्ड इंटरफ़ेस साझा करते हैं। जब सिम्प्लेक्स आईपी को डीएस मोड में जोड़ा जाता है, तो उत्पन्न डीएस आईपी में एक एवलॉन मेमोरी-मैप्ड इंटरफ़ेस आर्बिटर शामिल होता है जो अलग-अलग ट्रांसमीटर आईपी एवलॉन मेमोरी-मैप्ड इंटरफ़ेस और रिसीवर आईपी एवलॉन मेमोरी-मैप्ड इंटरफ़ेस इंटरफ़ेस को बनाए रखता है। यह वैसा ही है जैसा तब होता है जब आप डीएस मोड का उपयोग नहीं कर रहे होते हैं।

दोहरे सिंप्लेक्स इंटरफेस को लागू करना

यह अध्याय उदाहरण पर आधारित एक दोहरे सिंप्लेक्स कार्यान्वयन का वर्णन करता हैamp"डुअल सिम्प्लेक्स इंटरफेस को समझना और योजना बनाना" अध्याय में अध्याय 2। DS कार्यान्वयन HDMI प्रोटोकॉल सिम्प्लेक्स TX और सिम्प्लेक्स RX को जोड़ता है, लेकिन अलग-अलग कॉन्फ़िगरेशन दरों के साथ।

सिम्प्लेक्स आईपी उत्पन्न करना
आपको सबसे पहले आईपी विशिष्ट उपयोगकर्ता मार्गदर्शिका का पालन करके प्रत्येक व्यक्तिगत सिंप्लेक्स आईपी को अलग से बनाना और उत्पन्न करना होगा।

टिप्पणी:

  • SDI के लिए, आपको GTS SDI II Intel FPGA IP में SDI_II रैपर विकल्प के लिए चयनित बेस और PHY दोनों पैरामीटर के साथ सिंप्लेक्स IP बनाना होगा।
  • HDMI के लिए, आपको GTS HDMI Intel FPGA IP में HDMI रैपर विकल्प के लिए चयनित HDMI और ट्रांसीवर पैरामीटर के साथ सिंप्लेक्स IP बनाना होगा।
  • डिस्प्लेपोर्ट के लिए, आपको GTS डिस्प्लेपोर्ट PHY अल्टेरा FPGA IP का उपयोग करके सिम्प्लेक्स IP बनाना होगा।
  • JESD204C के लिए, आपको GTS JESD204C Intel FPGA IP में JESD204C रैपर विकल्प के लिए चयनित बेस और PHY दोनों या PHY केवल पैरामीटर के साथ सिंप्लेक्स IP बनाना होगा।
  • JESD204B के लिए, आपको GTS JESD204B Intel FPGA IP में JESD204B रैपर विकल्प के लिए चयनित बेस और PHY या PHY केवल पैरामीटर के साथ सिंप्लेक्स IP बनाना होगा।
  • सीरियल लाइट IV के लिए, आपको PMA मोड पैरामीटर के लिए Rx या Tx विकल्प चुनकर सिंप्लेक्स IP बनाना होगा। RS-FEC के लिए, आपको "RS-FEC सक्षम करें" पैरामीटर को सक्षम करना होगा और IP टैब में "सिंप्लेक्स मर्जिंग" फलक के अंतर्गत समान चैनल(चैनलों) पर स्थित अन्य सीरियल लाइट IV सिंप्लेक्स IP पर सक्षम RS-FEC को भी सक्षम करना होगा।

HDMI सिंप्लेक्स IP उत्पन्न करने के लिए, इन चरणों का पालन करें:

  1. GTS HDMI Intel FPGA IP का उपयोग करके अपने डिज़ाइन के लिए HDMI और ट्रांसीवर पैरामीटर और अन्य प्रासंगिक पैरामीटर चुनकर HDMI सिंप्लेक्स TX IP और HDMI सिंप्लेक्स RX IP बनाएं।Intel-E-Series-5-GTS-Transceiver-image (6)
  2. आईपी उत्पन्न करें fileक्वार्टस प्राइम प्रो संस्करण सॉफ्टवेयर के संकलन डैशबोर्ड में आईपी जेनरेशन चरण पर क्लिक करके एचडीएमआई सिंप्लेक्स आईपी के लिए एस का चयन करें, जैसा कि निम्नलिखित चित्र में दिखाया गया है।Intel-E-Series-5-GTS-Transceiver-image (7)

जब IP जनरेशन सफलतापूर्वक पूरा हो जाता है, तो IP जनरेशन चरण हरे रंग में बदल जाता है और उसके आगे एक चेक मार्क दिखाई देता है, जैसा कि निम्नलिखित चित्र में दिखाया गया है। Intel-E-Series-5-GTS-Transceiver-image (8)

संबंधित जानकारी

  • GTS HDMI इंटेल FPGA IP उपयोगकर्ता गाइड
  • GTS SDI II इंटेल FPGA IP उपयोगकर्ता गाइड
  • GTS डिस्प्लेपोर्ट PHY अल्टेरा FPGA IP उपयोगकर्ता मार्गदर्शिका
  • GTS JESD204C इंटेल FPGA IP उपयोगकर्ता मार्गदर्शिका
  • GTS JESD204C इंटेल FPGA IP डिज़ाइन Exampले उपयोगकर्ता गाइड
  • GTS JESD204B इंटेल FPGA IP उपयोगकर्ता मार्गदर्शिका
  • GTS JESD204B इंटेल FPGA IP डिज़ाइन Exampले उपयोगकर्ता गाइड
  • GTS सीरियल लाइट IV इंटेल FPGA IP उपयोगकर्ता गाइड
  • GTS सीरियल लाइट IV इंटेल FPGA IP डिज़ाइन Exampले उपयोगकर्ता गाइड

डुअल सिंप्लेक्स असाइनमेंट एडिटर का उपयोग करना
आप बैंक और चैनल व्यवस्थाओं के अनुसार DS कार्यान्वयन को व्यवस्थित और विज़ुअलाइज़ करने के लिए DS असाइनमेंट एडिटर टूल का उपयोग कर सकते हैं। यह अनुभाग केवल इस उपयोगकर्ता मार्गदर्शिका में वर्णित DS कार्यान्वयन के लिए DS असाइनमेंट एडिटर टूल का उपयोग करने के चरणों को ही कवर करता है।

टिप्पणी:
अतिरिक्त विवरण के लिए क्वार्टस प्राइम प्रो संस्करण उपयोगकर्ता गाइड: डिज़ाइन संकलन में HSSI डुअल सिंप्लेक्स आईपी जेनरेशन फ्लो देखें।

DS समूहों को असाइन करने और दोहरे सिंप्लेक्स असाइनमेंट को सहेजने के लिए DS असाइनमेंट संपादक का उपयोग करने हेतु, इन चरणों का पालन करें:

  1. क्वार्टस प्राइम प्रो एडिशन सॉफ़्टवेयर में असाइनमेंट > डुअल सिम्प्लेक्स (DS) असाइनमेंट एडिटर पर क्लिक करें। DS असाइनमेंट एडिटर आपके डिज़ाइन में समर्थित सभी डुअल सिम्प्लेक्स IP को IP सूची में और सभी मौजूदा DS असाइनमेंट को DS ग्रुप्स में सूचीबद्ध करते हुए खुलता है। इस उदाहरण मेंample, विंडोज़ उत्पन्न HDMI TX और HDMI RX IPs को सूचीबद्ध करता है जैसा कि निम्नलिखित चित्र में दिखाया गया है।
    टिप्पणी: DS असाइनमेंट संपादक केवल DS समर्थित सिंप्लेक्स IP प्रदर्शित करता है।Intel-E-Series-5-GTS-Transceiver-image (9)
  2. DS असाइनमेंट एडिटर विंडो में, IP सूची के अंतर्गत hdmi_rx इंस्टेंस पर राइट-क्लिक करें, और नीचे दिए गए चित्र में दिखाए अनुसार Create Instance In > New DS Group पर क्लिक करें। इससे DS_GROUP_0 नामक एक नया DS ग्रुप बन जाता है और hdmi_rx इंस्टेंस को DS ग्रुप्स पैन में जोड़ दिया जाता है।Intel-E-Series-5-GTS-Transceiver-image (10)
  3. इसके बाद, IP सूची के अंतर्गत hdmi_tx इंस्टेंस पर राइट-क्लिक करें, और नीचे दिए गए चित्र में दिखाए अनुसार Create Instance In > DS_GROUP_0 पर क्लिक करें। यह hdmi_tx इंस्टेंस को पिछले चरण में बनाए गए DS Groups पैन में जोड़ देता है।Intel-E-Series-5-GTS-Transceiver-image (11)
  4. DS असाइनमेंट एडिटर विंडो के दाएँ फलक में विज़ुअलाइज़र DS_GROUP_0 व्यवस्था प्रदर्शित करता है जैसा कि निम्न चित्र में दिखाया गया है। निचला बायाँ फलक DS समूहों को प्रदर्शित करता है और दिखाता है कि hdmi_rx को इस प्रकार इंस्टैंशिएट किया गया है
    hdmi_rx_inst0 और hdmi_tx को hdmi_tx_inst0 के रूप में इंस्टेंटिएट किया जाता है। यदि आवश्यक हो, तो आप नीचे दिए गए चित्र में हाइलाइट किए गए नाम कक्षों पर डबल-क्लिक करके DS_GROUP_0, hdmi_rx_inst0 और hdmi_tx_inst0 इंस्टेंस का नाम बदल सकते हैं। इसके अतिरिक्त, आप चैनलों की इकाइयों में सापेक्ष ऑफसेट सेटिंग को अपडेट करके इंस्टेंस का स्थान बदल सकते हैं। आप वैकल्पिक रूप से डीबग के लिए उपलब्ध लूपबैक मोड में लूपबैक मोड को सक्षम भी कर सकते हैं।Intel-E-Series-5-GTS-Transceiver-image (12)
  5. यदि आपके डिज़ाइन में RX सिंप्लेक्स और TX सिंप्लेक्स मोड के बीच एक साझा इनपुट क्लॉक की आवश्यकता है, तो आप DS_GROUP_0 पैन में प्रत्येक इंस्टेंटिएटेड IP का चयन करके और नीचे दिए गए चित्र में दिखाए अनुसार साझा क्लॉक चेकबॉक्स पर क्लिक करके साझा क्लॉक सुविधा को सक्षम कर सकते हैं। फिर आप IP पोर्ट ड्रॉप-डाउन मेनू से क्लॉक पोर्ट चुन सकते हैं और मर्ज किए गए पोर्ट बॉक्स में एक नया पोर्ट नाम प्रदान कर सकते हैं।|
    टिप्पणी: मर्ज करने के लिए केवल कुछ क्लॉक पोर्ट ही उपलब्ध हैं जो प्रोटोकॉल IP पर निर्भर करता है। इस चरण पर आगे बढ़ने से पहले, आपको यह जांचना और पुष्टि करनी होगी कि क्या आप क्लॉक पोर्ट को मर्ज कर सकते हैं।Intel-E-Series-5-GTS-Transceiver-image (13)
  6. डीएस असाइनमेंट को सहेजने के लिए, असाइनमेंट सहेजें पर क्लिक करें और फिर पॉपअप विंडो में ओके पर क्लिक करें।
    Intel-E-Series-5-GTS-Transceiver-image (14)

जब आप DS असाइनमेंट सहेजते हैं, तो वे स्वचालित रूप से प्रोजेक्ट .qsf में जुड़ जाते हैं file जैसा कि निम्नलिखित चित्र में दिखाया गया है। Intel-E-Series-5-GTS-Transceiver-image (15)

डुअल सिंप्लेक्स आईपी उत्पन्न करना
यह अनुभाग DS असाइनमेंट संपादक में पहले से निर्मित दोहरे सिंप्लेक्स समूह (DS_GROUP_0) को उत्पन्न करने के चरणों का वर्णन करता है।

डुअल सिंप्लेक्स आईपी उत्पन्न करने और रिपोर्ट की जांच करने के लिए, इन चरणों का पालन करें:

  1. क्वार्टस प्राइम प्रो एडिशन सॉफ़्टवेयर के कंपाइलेशन डैशबोर्ड में HSSI डुअल सिंप्लेक्स IP जेनरेशन पर क्लिक करें, जैसा कि नीचे दिए गए चित्र में दिखाया गया है। सॉफ़्टवेयर पहले IP जेनरेशन चरण चलाता है और फिर HSSI डुअल सिंप्लेक्स IP जेनरेशन चरण चलाता है।Intel-E-Series-5-GTS-Transceiver-image (16)
  2. क्वार्टस प्राइम प्रो एडिशन सॉफ़्टवेयर द्वारा प्रस्तुत DS IP रिपोर्ट्स तक पहुँचने के लिए, जैसा कि नीचे दिए गए चित्र में दिखाया गया है, HSSI डुअल सिम्प्लेक्स IP जेनरेशन चरण के आगे स्थित ओपन कंपाइलेशन रिपोर्ट आइकन पर क्लिक करें। DS IP का सफलतापूर्वक जेनरेशन एक चेक मार्क द्वारा दर्शाया जाता है।Intel-E-Series-5-GTS-Transceiver-image (17)
  3. Review उपयोगकर्ता असाइनमेंट रिपोर्ट (डीएस असाइनमेंट एडिटर रिपोर्ट) और डुअल सिंप्लेक्स आईपी रिपोर्ट रिपोर्ट जो क्वार्टस प्राइम प्रो संस्करण सॉफ्टवेयर उत्पन्न करता है, जैसा कि निम्नलिखित आंकड़ों में दिखाया गया है।Intel-E-Series-5-GTS-Transceiver-image (18) Intel-E-Series-5-GTS-Transceiver-image (19)

डुअल सिंप्लेक्स आईपी को जोड़ना

  • यह अनुभाग पहले से जनरेट किए गए डुअल सिम्प्लेक्स आईपी को आपके डिज़ाइन से कनेक्ट करने के चरणों का वर्णन करता है।
  • डिज़ाइन के लिए GTS रीसेट सीक्वेंसर इंटेल FPGA IP और GTS सिस्टम PLL क्लॉक इंटेल FPGA IP को सही ढंग से कार्य करने की आवश्यकता होती है, इसलिए दोनों IP को इंस्टैंसिएट किया जाना चाहिए और DS IP से कनेक्ट किया जाना चाहिए।

डुअल सिंप्लेक्स आईपी को कनेक्ट करने के लिए, इन चरणों का पालन करें:

  1. क्वार्टस प्राइम प्रो संस्करण सॉफ्टवेयर प्रोजेक्ट नेविगेटर पैन में डीएस आईपी और सिम्प्लेक्स आईपी प्रदर्शित करता है जैसा कि निम्नलिखित चित्र में दिखाया गया है।Intel-E-Series-5-GTS-Transceiver-image (20)को view DS IP का शीर्ष-स्तरीय मॉड्यूल, DS_GROUP_0.qip का विस्तार करें file और DS_GROUP_0.sv SystemVerilog पर क्लिक करें file जैसा कि निम्नलिखित चित्र में दिखाया गया है। Intel-E-Series-5-GTS-Transceiver-image (21)क्वार्टस प्राइम प्रो संस्करण सॉफ्टवेयर DS_GROUP_0.sv सिस्टमवेरिलॉग में DS IP पोर्ट इंटरफ़ेस उत्पन्न करता है file. उत्पन्न DS_GROUP_0.sv file सभी पोर्ट्स को सिंप्लेक्स आईपी के रूप में बनाए रखता है और रीसेट सीक्वेंसर और सिस्टम पीएलएल (यदि उपयोग किया जाता है) से जुड़े पोर्ट्स को भी मर्ज करता है जैसा कि निम्नलिखित आंकड़ों में दिखाया गया है। Intel-E-Series-5-GTS-Transceiver-image (22) Intel-E-Series-5-GTS-Transceiver-image (23) Intel-E-Series-5-GTS-Transceiver-image (24)
  2. इसके बाद, अपने शीर्ष-स्तरीय डिज़ाइन में DS IP मॉड्यूल को इंस्टैंसिएट करें file और अपनी डिजाइन आवश्यकताओं के अनुसार आवश्यक कनेक्शन बनाएं जैसा कि निम्नलिखित चित्र में दिखाया गया है।

Intel-E-Series-5-GTS-Transceiver-image (25)

दोहरे सिंप्लेक्स आईपी कार्यान्वयन का सत्यापन
यह अनुभाग आपके डिज़ाइन में पहले से कनेक्ट किए गए दोहरे सिंप्लेक्स आईपी को संश्लेषित और सत्यापित करने के चरणों का वर्णन करता है।

दोहरे सिंप्लेक्स आईपी को संश्लेषित और सत्यापित करने के लिए, इन चरणों का पालन करें:

  1. क्वार्टस प्राइम प्रो एडिशन सॉफ़्टवेयर संकलन डैशबोर्ड में विश्लेषण और संश्लेषण चरण चलाकर डिज़ाइन को संश्लेषित करें। निम्नलिखित चित्र सफल विश्लेषण और संश्लेषण संकलन के बाद डैशबोर्ड को दर्शाता है।Intel-E-Series-5-GTS-Transceiver-image (26)
  2. विश्लेषण और संश्लेषण के सफल समापन पर आप सिमुलेशन में DS IP सत्यापित कर सकते हैं। निम्नलिखित चित्र एक उदाहरण दर्शाता है।ampएचडीएमआई टेस्टबेंच के साथ डीएस आईपी पासिंग सिमुलेशन का विवरण।
    टिप्पणी: आप विश्लेषण और विस्तार के बाद डीएस आईपी का अनुकरण कर सकते हैंtagई पूरा हो गया.Intel-E-Series-5-GTS-Transceiver-image (27)
  3. डिज़ाइन के लिए पिन प्लेसमेंट करें। क्वार्टस प्राइम प्रो एडिशन सॉफ़्टवेयर में, पिन प्लानर टूल खोलने के लिए असाइनमेंट > पिन प्लानर पर क्लिक करें। सिंप्लेक्स TX और सिंप्लेक्स RX पिन को एक ही भौतिक चैनल पर संयोजित करने के लिए RX और TX पिन को एक ही बैंक पर सेट करें (उदाहरण के लिएampले बैंक 4सी) जैसा कि निम्नलिखित चित्र में दिखाया गया है।Intel-E-Series-5-GTS-Transceiver-image (28)
  4. निम्नलिखित चित्र में दिखाए अनुसार DS डिज़ाइन कार्यान्वयन का पूर्ण संकलन चलाएँ।Intel-E-Series-5-GTS-Transceiver-image (29)
  5. एक बार संकलन सफलतापूर्वक पूरा हो जाने पर, आप क्वार्टस प्राइम प्रो संस्करण सॉफ्टवेयर संकलन डैशबोर्ड में फिटर > योजना > संकलन रिपोर्ट खोलें चरण पर क्लिक करके डिज़ाइन के पिन प्लेसमेंट की जांच कर सकते हैं, जैसा कि निम्नलिखित चित्र में दिखाया गया है।Intel-E-Series-5-GTS-Transceiver-image (30)

इसके बाद आप यह सत्यापित कर सकते हैं कि क्वार्टस प्राइम प्रो संस्करण सॉफ्टवेयर ने पिन प्लानर सेटिंग्स के अनुसार सिम्प्लेक्स TX और सिम्प्लेक्स RX पिन को रखा है और निम्नलिखित आंकड़ों में दिखाए गए अनुसार रिपोर्ट की जांच करके पिन सफलतापूर्वक संयुक्त हैं।Intel-E-Series-5-GTS-Transceiver-image (31) Intel-E-Series-5-GTS-Transceiver-image (32)

GTS ट्रांसीवर डुअल सिम्प्लेक्स इंटरफेस उपयोगकर्ता गाइड के लिए दस्तावेज़ संशोधन इतिहास

दस्तावेज़ संस्करण क्वार्टस प्राइम संस्करण परिवर्तन
2025.01.24 24.3.1 निम्नलिखित परिवर्तन किए गए:
  • परिचय अध्याय में सीरियल लाइट IV और JESD204B उपयोगकर्ता मार्गदर्शिकाओं के लिंक जोड़े गए।
  • ओवर में डुअल सिंप्लेक्स मोड के लिए समर्थित प्रोटोकॉल आईपी संयोजन तालिका को अपडेट किया गयाview JESD204C समर्थन जानकारी वाला अध्याय।
  • डीएस मोड में एफईसी सेटिंग के बारे में जानकारी के साथ दोहरे सिंप्लेक्स इंटरफेस को समझना और योजना बनाना अनुभाग को अपडेट किया गया।
  • सिंप्लेक्स मोड के लिए GTS JESD204B इंटेल FPGA IP और GTS सीरियल लाइट IV इंटेल FPGA IP सेटिंग्स आवश्यकताओं के साथ सिंप्लेक्स IP उत्पन्न करने वाले अनुभाग में नोट को अपडेट किया गया।
  • RX सिंप्लेक्स और TX सिंप्लेक्स मोड के बीच साझा क्लॉक का उपयोग करने के लिए अतिरिक्त चरण के साथ डुअल सिंप्लेक्स असाइनमेंट एडिटर का उपयोग करना अनुभाग को अपडेट किया गया।
  • डुअल सिंप्लेक्स आईपी को कनेक्ट करना अनुभाग में DS_GROUP_0.sv रीसेट सीक्वेंसर और सिस्टम PLL पोर्ट्स इंटरफ़ेस आंकड़ा अपडेट किया गया।
2024.10.07 24.3 निम्नलिखित परिवर्तन किए गए:
  • परिचय अध्याय में JESD204C उपयोगकर्ता मार्गदर्शिकाओं के लिंक जोड़े गए।
  • ओवर में डुअल सिंप्लेक्स मोड के लिए समर्थित प्रोटोकॉल आईपी संयोजन तालिका को अपडेट किया गयाview JESD204C समर्थन जानकारी वाला अध्याय।
  • सिंप्लेक्स मोड के लिए GTS JESD204C इंटेल FPGA IP सेटिंग्स आवश्यकताओं के साथ सिंप्लेक्स IP उत्पन्न करना अनुभाग में नोट को अपडेट किया गया।
2024.08.19 24.2 प्रारंभिक रिहाई।

सामान्य प्रश्न

प्रश्न: क्या मैं DS मोड में GTS PMA/FEC डायरेक्ट PHY इंटेल FPGA IP के साथ कस्टम TX/RX मोड का उपयोग कर सकता हूँ?
उत्तर: DS मोड केवल निर्दिष्ट सिम्प्लेक्स प्रोटोकॉल के लिए समर्थित है, GTS PMA/FEC डायरेक्ट PHY इंटेल FPGA IP के साथ कस्टम TX/RX मोड के लिए नहीं, सिवाय इसके कि जब PMA कॉन्फ़िगरेशन नियम पैरामीटर SDI या HDMI पर सेट हो।

दस्तावेज़ / संसाधन

इंटेल ई-सीरीज़ 5 जीटीएस ट्रांसीवर [पीडीएफ] उपयोगकर्ता गाइड
ई-सीरीज़, डी-सीरीज़, ई-सीरीज़ 5 जीटीएस ट्रांसीवर, ई-सीरीज़, 5 जीटीएस ट्रांसीवर, जीटीएस ट्रांसीवर, ट्रांसीवर

संदर्भ

एक टिप्पणी छोड़ें

आपकी ईमेल आईडी प्रकाशित नहीं की जाएगी। आवश्यक फ़ील्ड चिह्नित हैं *