एल्टेरा साइक्लोन वी ई एफपीजीए डेवलपमेंट बोर्ड उपयोगकर्ता मैनुअल

एफपीजीए मॉडल: चक्रवात वी ई एफपीजीए (5CEFA7F31I7N)
एफपीजीए पैकेज: 896-पिन फाइनलाइन बीजीए (एफबीजीए)
नियंत्रक: फ्लैश फास्ट पैसिव पैरेलल (एफपीपी) कॉन्फ़िगरेशन
सीपीएलडी मॉडल: मैक्स II सीपीएलडी (ईपीएम240एम100आई5एन)
सीपीएलडी पैकेज: 100-पिन एफबीजीए
एफपीजीए संदर्भ घड़ी इनपुट के लिए प्रोग्रामयोग्य घड़ी जनरेटर
एफपीजीए और मैक्स वी सीपीएलडी क्लॉक इनपुट के लिए 50-मेगाहर्ट्ज सिंगल-एंडेड ऑसिलेटर
MAX V CPLD कॉन्फ़िगरेशन क्लॉक इनपुट के लिए 100-मेगाहर्ट्ज सिंगल-एंडेड ऑसिलेटर
एसएमए इनपुट (एलवीडीएस)
याद:
- 256-बिट डेटा बस के साथ दो 3-एमबाइट (एमबी) डीडीआर16 एसडीआरएएम डिवाइस
- एक 18-एमबीआईटी (एमबी) एसएसआरएएम
- एक 512-एमबी सिंक्रोनस फ्लैश
- 512-बिट डेटा बस के साथ एक 2-एमबी एलपीडीडीआर32 एसडीआरएएम (इस बोर्ड पर केवल 16-बिट डेटा बस का उपयोग किया जाता है)
- एक 64-Kb I2C सीरियल विद्युतीय रूप से मिटाने योग्य PROM (EEPROM)
यांत्रिक: 6.5 x 4.5 आकार का बोर्ड

उत्पाद उपयोग निर्देश

अध्याय 1: खत्मview

सामान्य विवरण

साइक्लोन वीई एफपीजीए डेवलपमेंट बोर्ड को आंशिक पुनर्संरचना जैसी सुविधाओं के साथ उन्नत डिजाइन क्षमताएं प्रदान करने के लिए डिज़ाइन किया गया है। यह पिछले FPGA परिवारों की तुलना में तेज़ संचालन, कम बिजली की खपत और बाज़ार में तेज़ समय प्रदान करता है।

उपयोगी कड़ियां

निम्नलिखित विषयों पर अधिक जानकारी के लिए संबंधित दस्तावेज़ देखें:

चक्रवात V डिवाइस परिवार: साइक्लोन वी डिवाइस हैंडबुक
एचएसएमसी विशिष्टता: हाई स्पीड मेजेनाइन कार्ड (एचएसएमसी) विशिष्टता

अध्याय 2: बोर्ड घटक

बोर्ड घटक ब्लॉक

विकास बोर्ड में निम्नलिखित प्रमुख घटक ब्लॉक शामिल हैं:

5-पिन फाइनलाइन BGA (FBGA) में एक चक्रवात V E FPGA (7CEFA31F7I896N)
नियंत्रक: फ्लैश फास्ट पैसिव पैरेलल (एफपीपी) कॉन्फ़िगरेशन
MAX II CPLD (EPM240M100I5N) 100-पिन FBGA पैकेज में
एफपीजीए संदर्भ घड़ी इनपुट के लिए प्रोग्रामयोग्य घड़ी जनरेटर
एफपीजीए और मैक्स वी सीपीएलडी क्लॉक इनपुट के लिए 50-मेगाहर्ट्ज सिंगल-एंडेड ऑसिलेटर
MAX V CPLD कॉन्फ़िगरेशन क्लॉक इनपुट के लिए 100-मेगाहर्ट्ज सिंगल-एंडेड ऑसिलेटर
एसएमए इनपुट (एलवीडीएस)
याद:
- 256-बिट डेटा बस के साथ दो 3-एमबाइट (एमबी) डीडीआर16 एसडीआरएएम डिवाइस
- एक 18-एमबीआईटी (एमबी) एसएसआरएएम
- एक 512-एमबी सिंक्रोनस फ्लैश
- 512-बिट डेटा बस के साथ एक 2-एमबी एलपीडीडीआर32 एसडीआरएएम (इस बोर्ड पर केवल 16-बिट डेटा बस का उपयोग किया जाता है)
- एक 64-Kb I2C सीरियल विद्युतीय रूप से मिटाने योग्य PROM (EEPROM)

यांत्रिक

विकास बोर्ड का आकार 6.5 x 4.5 इंच है।

अध्याय 3: बोर्ड घटक संदर्भ

यह अनुभाग प्रत्येक बोर्ड घटक और उसकी कार्यक्षमता के बारे में विस्तृत जानकारी प्रदान करता है। अधिक जानकारी के लिए कृपया चक्रवात वी ई एफपीजीए विकास बोर्ड संदर्भ मैनुअल देखें।

पूछे जाने वाले प्रश्न

प्रश्न: मुझे नवीनतम उपलब्ध एचएसएमसी कहां मिल सकती हैं?

उत्तर: उपलब्ध नवीनतम एचएसएमसी की सूची देखने या एचएसएमसी विनिर्देश की एक प्रति डाउनलोड करने के लिए, अल्टेरा के डेवलपमेंट बोर्ड डॉटरकार्ड्स पृष्ठ को देखें। webसाइट।

प्रश्न: एडवान क्या हैंtagचक्रवात वी ई एफपीजीए विकास बोर्ड के ईएस?

उत्तर: साइक्लोन वीई एफपीजीए डेवलपमेंट बोर्ड आंशिक पुनर्संरचना जैसे डिज़ाइन उन्नति और नवाचार प्रदान करता है, जो पिछले एफपीजीए परिवारों की तुलना में तेज़ संचालन, कम बिजली की खपत और बाजार में तेजी से समय सुनिश्चित करता है।

प्रश्न: मुझे साइक्लोन वी डिवाइस परिवार के बारे में अधिक जानकारी कहां मिल सकती है?

उ: साइक्लोन वी डिवाइस परिवार के बारे में अधिक जानकारी के लिए, साइक्लोन वी डिवाइस हैंडबुक देखें।

प्रश्न: विकास बोर्ड का आकार क्या है?

उत्तर: विकास बोर्ड का आकार 6.5 x 4.5 इंच है।

101 इनोवेशन ड्राइव
सैन जोस, CA 95134
www.altera.com
एमएनएल-01075-1.4

© 2017 अल्टेरा कॉर्पोरेशन। सर्वाधिकार सुरक्षित। ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS और STRATIX शब्द और लोगो Altera Corporation के ट्रेडमार्क हैं और अमेरिकी पेटेंट और ट्रेडमार्क कार्यालय और अन्य देशों में पंजीकृत हैं। ट्रेडमार्क या सेवा चिह्न के रूप में पहचाने गए अन्य सभी शब्द और लोगो उनके संबंधित धारकों की संपत्ति हैं जैसा कि www.altera.com/common/legal.html पर वर्णित है। Altera अपने सेमीकंडक्टर उत्पादों के प्रदर्शन को Altera की मानक वारंटी के अनुसार वर्तमान विशिष्टताओं के अनुरूप बनाने की गारंटी देता है, लेकिन बिना किसी सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में बदलाव करने का अधिकार सुरक्षित रखता है। Altera यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के अनुप्रयोग या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या दायित्व नहीं लेता है, सिवाय इसके कि Altera द्वारा लिखित रूप में स्पष्ट रूप से सहमति व्यक्त की गई हो। एल्टेरा के ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त कर लें।
अगस्त 2017 अल्टेरा कॉर्पोरेशन साइक्लोन वीई एफपीजीए डेवलपमेंट बोर्ड
संदर्भ पुस्तिका

यह दस्तावेज़ साइक्लोन® वीई एफपीजीए विकास बोर्ड की हार्डवेयर विशेषताओं का वर्णन करता है, जिसमें बोर्ड के सभी घटकों के साथ इंटरफेस करने वाले कस्टम एफपीजीए डिज़ाइन बनाने के लिए आवश्यक विस्तृत पिन-आउट और घटक संदर्भ जानकारी शामिल है।

ऊपरview

सामान्य विवरण

साइक्लोन वीई एफपीजीए विकास बोर्ड अल्टेरा के साइक्लोन वीई एफपीजीए का उपयोग करके कम-शक्ति, उच्च-प्रदर्शन और तर्क-गहन डिजाइन विकसित करने और प्रोटोटाइप करने के लिए एक हार्डवेयर मंच प्रदान करता है। बोर्ड साइक्लोन वीई एफपीजीए डिज़ाइन के विकास को सुविधाजनक बनाने के लिए बाह्य उपकरणों और मेमोरी इंटरफेस की एक विस्तृत श्रृंखला प्रदान करता है। Altera® और विभिन्न भागीदारों से उपलब्ध विभिन्न HSMCs के माध्यम से अतिरिक्त कार्यक्षमता जोड़ने के लिए एक हाई-स्पीड मेजेनाइन कार्ड (HSMC) कनेक्टर उपलब्ध है।

उपलब्ध नवीनतम एचएसएमसी की सूची देखने या एचएसएमसी विनिर्देश की एक प्रति डाउनलोड करने के लिए, एल्टेरा के डेवलपमेंट बोर्ड डॉटरकार्ड्स पृष्ठ को देखें। webसाइट।
डिज़ाइन की प्रगति और नवाचार, जैसे कि आंशिक पुनर्विन्यास, यह सुनिश्चित करते हैं कि साइक्लोन वीई एफपीजीए में लागू किए गए डिज़ाइन कम शक्ति के साथ तेजी से काम करते हैं, और पिछले एफपीजीए परिवारों की तुलना में बाजार में तेजी से पहुंचते हैं।
निम्नलिखित विषयों पर अधिक जानकारी के लिए संबंधित दस्तावेज़ देखें:
- साइक्लोन वी डिवाइस परिवार, साइक्लोन वी डिवाइस हैंडबुक देखें।
- एचएसएमसी विशिष्टता, हाई स्पीड मेज़ानाइन कार्ड (एचएसएमसी) विशिष्टता देखें।

बोर्ड घटक ब्लॉक

विकास बोर्ड में निम्नलिखित प्रमुख घटक ब्लॉक शामिल हैं:

5-पिन फाइनलाइन BGA (FBGA) पैकेज में एक चक्रवात VE FPGA (7CEFA31F7I896N)
- 149,500 एलई
- 56,480 अनुकूली तर्क मॉड्यूल (एएलएम)
- 6,860 Kbit (Kb) M10K और 836 Kb MLAB मेमोरी
- सात भिन्नात्मक चरण लॉक लूप (पीएलएल)
- 312 18×18-बिट मल्टीप्लायर
- 480 सामान्य प्रयोजन इनपुट/आउटपुट (GPIO)
- 1.1-वी कोर वॉल्यूमtage
एफपीजीए कॉन्फ़िगरेशन सर्किट्री
- सक्रिय सीरियल (AS) x1 या AS x4 कॉन्फ़िगरेशन (EPCQ256SI16N)
- सिस्टम नियंत्रक के रूप में 5-पिन FBGA पैकेज में MAX® V CPLD (2210M256ZF5I256N)
- फ्लैश फास्ट पैसिव पैरेलल (एफपीपी) कॉन्फ़िगरेशन
- क्वार्टस® II प्रोग्रामर के साथ उपयोग के लिए एम्बेडेड USB-BlasterTM II के भाग के रूप में 240-पिन FBGA पैकेज में MAX II CPLD (EPM100M5I100N)
क्लॉकिंग सर्किटरी
- एफपीजीए संदर्भ घड़ी इनपुट के लिए प्रोग्रामयोग्य घड़ी जनरेटर
- एफपीजीए और मैक्स वी सीपीएलडी क्लॉक इनपुट के लिए 50-मेगाहर्ट्ज सिंगल-एंडेड ऑसिलेटर
- MAX V CPLD कॉन्फ़िगरेशन क्लॉक इनपुट के लिए 100-मेगाहर्ट्ज सिंगल-एंडेड ऑसिलेटर
- एसएमए इनपुट (एलवीडीएस)
याद
- 256-बिट डेटा बस के साथ दो 3-एमबाइट (एमबी) डीडीआर16 एसडीआरएएम डिवाइस
- एक 18-एमबीआईटी (एमबी) एसएसआरएएम
- एक 512-एमबी सिंक्रोनस फ्लैश
- 512-बिट डेटा बस के साथ एक 2-एमबी एलपीडीडीआर32 एसडीआरएएम (इस बोर्ड पर केवल 16-बिट डेटा बस का उपयोग किया जाता है)
- एक 64-Kb I2C सीरियल विद्युतीय रूप से मिटाने योग्य PROM (EEPROM)
सामान्य उपयोगकर्ता इनपुट/आउटपुट
- एलईडी और डिस्प्ले
- चार उपयोगकर्ता एल.ई.डी
- एक कॉन्फ़िगरेशन लोड एलईडी
- एक कॉन्फ़िगरेशन एलईडी किया गया
- एक त्रुटि एलईडी
- तीन कॉन्फ़िगरेशन एलईडी का चयन करें
- चार एम्बेडेड यूएसबी-ब्लास्टर II स्थिति एलईडी
- तीन एचएसएमसी इंटरफ़ेस एलईडी
- दस ईथरनेट एलईडी
- दो यूएआरटी डेटा संचारित और एलईडी प्राप्त करते हैं
- दो USB-UART इंटरफ़ेस TX/RX LED
- एलईडी पर एक शक्ति
- एक दो-लाइन कैरेक्टर एलसीडी डिस्प्ले
दबाकर लगाया जाने वाला बटन
- एक सीपीयू रीसेट पुश बटन
- एक MAX V रीसेट पुश बटन
- एक प्रोग्राम पुश बटन का चयन करें
- एक प्रोग्राम कॉन्फ़िगरेशन पुश बटन
- चार सामान्य उपयोगकर्ता पुश बटन
डीआईपी स्विच
- चार मैक्स वी सीपीएलडी सिस्टम नियंत्रक नियंत्रण स्विच
- दो जेTAG श्रृंखला नियंत्रण डीआईपी स्विच
- एक पंखा नियंत्रण डीआईपी स्विच
- चार सामान्य उपयोगकर्ता डीआईपी स्विच
बिजली की आपूर्ति
14-20-वी (लैपटॉप) डीसी इनपुट
यांत्रिक
6.5″ x 4.5″ आकार का बोर्ड

विकास बोर्ड ब्लॉक आरेख

चित्र 1-1 चक्रवात वीई एफपीजीए विकास बोर्ड का ब्लॉक आरेख दिखाता है।

बोर्ड को संभालना

बोर्ड को संभालते समय निम्नलिखित स्थैतिक निर्वहन सावधानियों का पालन करना महत्वपूर्ण है:

सावधानी
उचित एंटी-स्टेटिक हैंडलिंग के बिना, बोर्ड क्षतिग्रस्त हो सकता है। इसलिए, बोर्ड को छूते समय एंटी-स्टैटिक हैंडलिंग सावधानियों का उपयोग करें।

बोर्ड घटक

यह अध्याय चक्रवात वीई एफपीजीए विकास बोर्ड के प्रमुख घटकों का परिचय देता है। चित्र 2-1 घटक स्थानों को दर्शाता है और तालिका 2-1 बोर्ड की सभी घटक विशेषताओं का संक्षिप्त विवरण प्रदान करता है।

योजनाबद्धता का एक पूरा सेट, एक भौतिक लेआउट डेटाबेस और GERBER fileविकास बोर्ड के लिए साइक्लोन वी ई एफपीजीए विकास किट दस्तावेज़ निर्देशिका में रहते हैं।

बोर्ड को पावर देने और प्रदर्शन सॉफ़्टवेयर स्थापित करने के बारे में जानकारी के लिए, साइक्लोन वीई एफपीजीए डेवलपमेंट किट उपयोगकर्ता गाइड देखें।

इस अध्याय में निम्नलिखित अनुभाग शामिल हैं:

“बोर्ड ओवरview”
पेज 2-4 पर "फीचर्ड डिवाइस: साइक्लोन वीई एफपीजीए"।
पेज 5-2210 पर "मैक्स वी सीपीएलडी 2एम5 सिस्टम कंट्रोलर"।
पृष्ठ 2-10 पर "एफपीजीए कॉन्फ़िगरेशन"।
पृष्ठ 2-18 पर "क्लॉक सर्किटरी"।
पृष्ठ 2-20 पर "सामान्य उपयोगकर्ता इनपुट/आउटपुट"।
पृष्ठ 2-24 पर "घटक और इंटरफ़ेस"।
पृष्ठ 2-32 पर "स्मृति"।
पृष्ठ 2-41 पर "बिजली आपूर्ति"।

बोर्ड ओवरview

यह अनुभाग एक ओवर प्रदान करता हैview एनोटेट बोर्ड छवि और घटक विवरण सहित चक्रवात वीई एफपीजीए विकास बोर्ड का। चित्र 2-1 एक ओवर दिखाता हैview बोर्ड की विशेषताएं.

तालिका 2-1 घटकों का वर्णन करती है और उनके संबंधित बोर्ड संदर्भों को सूचीबद्ध करती है।

तालिका 2-1. बोर्ड घटक (1 में से भाग 3)

तख़्ता संदर्भ	प्रकार	विवरण
प्रदर्शित उपकरण
U1	एफपीजीए	चक्रवात VE FPGA, 5CEFA7F31I7N, 896-पिन FBGA।
यू13	सीपीएलडी	मैक्स वी सीपीएलडी, 5M2210ZF256I5N, 256-पिन FBGA।
विन्यास, स्थिति, और सेटअप तत्व
J4	JTAG चेन हेडर	जे तक पहुंच प्रदान करता हैTAG बाहरी यूएसबी-ब्लास्टर केबल का उपयोग करते समय एम्बेडेड यूएसबी-ब्लास्टर II को चेन और अक्षम कर देता है।
एसडब्ल्यू2	JTAG श्रृंखला नियंत्रण डीआईपी स्विच	सक्रिय जे में डिवाइस हटाएं या शामिल करेंTAG जंजीर।
जे10	यूएसबी टाइप-बी कनेक्टर	एम्बेडेड यूएसबी-ब्लास्टर II जे के माध्यम से एफपीजीए प्रोग्रामिंग और डिबगिंग के लिए यूएसबी इंटरफ़ेसTAG टाइप-बी यूएसबी केबल के माध्यम से।

तालिका 2-1. बोर्ड घटक (2 में से भाग 3)

तख़्ता संदर्भ	प्रकार	विवरण
एसडब्ल्यू3	बोर्ड सेटिंग्स डीआईपी स्विच	MAX V CPLD 5M2210 सिस्टम कंट्रोलर फ़ंक्शंस को नियंत्रित करता है जैसे क्लॉक इनेबल, SMA क्लॉक इनपुट कंट्रोल और पावर-अप पर फ्लैश मेमोरी से कौन सी इमेज लोड करनी है।
एसडब्ल्यू1	एमएसईएल डीआईपी स्विच	बोर्ड पर कॉन्फ़िगरेशन योजना को नियंत्रित करता है। MSEL पिन 0, 1, 2 और 4 DIP स्विच से कनेक्ट होते हैं जबकि MSEL पिन 3 ग्राउंड से कनेक्ट होते हैं।
S2	प्रोग्राम चयन पुश बटन	प्रोग्राम चयन एलईडी को टॉगल करता है, जो प्रोग्राम छवि का चयन करता है जो फ्लैश मेमोरी से एफपीजीए पर लोड होता है।
S1	प्रोग्राम कॉन्फ़िगरेशन पुश बटन	प्रोग्राम चयन एलईडी की सेटिंग्स के आधार पर छवि को फ्लैश मेमोरी से एफजीपीए में लोड करें।
डी19	कॉन्फ़िगरेशन एलईडी किया गया	एफपीजीए कॉन्फ़िगर होने पर प्रकाशित होता है।
डी18	लोड एलईडी	जब MAX V CPLD 5M2210 सिस्टम कंट्रोलर सक्रिय रूप से FPGA को कॉन्फ़िगर कर रहा होता है तो यह प्रकाशित होता है।
डी17	त्रुटि एलईडी	फ़्लैश मेमोरी से FPGA कॉन्फ़िगरेशन विफल होने पर प्रकाशित होता है।
डी35	पावर एलईडी	5.0-V शक्ति मौजूद होने पर प्रकाशित होता है।
D25 ~ D27	कार्यक्रम का चयन एल.ई.डी	एलईडी अनुक्रम दिखाने के लिए प्रकाशित होता है जो यह निर्धारित करता है कि जब आप प्रोग्राम चयन पुश बटन दबाते हैं तो कौन सी फ्लैश मेमोरी छवि एफपीजीए पर लोड होती है। एलईडी सेटिंग्स के लिए तालिका 2-6 देखें।
D1 ~ D10	ईथरनेट एल ई डी	कनेक्शन की गति दिखाने के साथ-साथ गतिविधि प्रसारित करने या प्राप्त करने के लिए रोशनी करता है।
डी20, डी21	एचएसएमसी पोर्ट एलईडी	आप गतिविधि संचारित करने या प्राप्त करने का संकेत देने के लिए इन एलईडी को कॉन्फ़िगर कर सकते हैं।
डी22	एचएसएमसी पोर्ट में एलईडी मौजूद है	जब डॉटर कार्ड को एचएसएमसी पोर्ट में प्लग किया जाता है तो यह प्रकाशित होता है।
डी15, डी16	यूएसबी-यूएआरटी एलईडी	जब USB-UART ट्रांसमीटर और रिसीवर उपयोग में हों तो रोशनी करता है।
डी23, डी24	सीरियल यूएआरटी एलईडी	जब UART ट्रांसमीटर और रिसीवर उपयोग में हों तो प्रकाशित होता है।
घड़ी सर्किट
X1	प्रोग्रामयोग्य थरथरानवाला	125 मेगाहर्ट्ज की डिफ़ॉल्ट आवृत्तियों के साथ प्रोग्रामयोग्य ऑसिलेटर। MAX V CPLD 5M2210 सिस्टम कंट्रोलर पर चलने वाले क्लॉक कंट्रोल GUI का उपयोग करके फ्रीक्वेंसी को प्रोग्राम किया जा सकता है।
U4	50-मेगाहर्ट्ज थरथरानवाला	सामान्य प्रयोजन तर्क के लिए 50.000-मेगाहर्ट्ज क्रिस्टल थरथरानवाला।
X3	100-मेगाहर्ट्ज थरथरानवाला	MAX V CPLD 100.000M5 सिस्टम कंट्रोलर के लिए 2210-मेगाहर्ट्ज क्रिस्टल ऑसिलेटर।
जे 2, जे 3	क्लॉक इनपुट एसएमए कनेक्टर	एलवीडीएस-संगत क्लॉक इनपुट को क्लॉक मल्टीप्लेक्सर बफर में ड्राइव करें।
J4	क्लॉक आउटपुट एसएमए कनेक्टर	FPGA से 2.5-V CMOS क्लॉक आउटपुट निकालें।
सामान्य उपयोगकर्ता इनपुट आउटपुट
D28 ~ D31	उपयोगकर्ता एलईडी	चार उपयोगकर्ता एल.ई.डी. नीचे चलाने पर प्रकाशित होता है।
एसडब्ल्यू3	उपयोगकर्ता डीआईपी स्विच	क्वाड उपयोगकर्ता डीआईपी स्विच। जब स्विच चालू होता है, तो तर्क 0 चुना जाता है।
S4	सीपीयू रीसेट पुश बटन	FPGA तर्क रीसेट करें.
S3	MAX V रीसेट पुश बटन	MAX V CPLD 5M2210 सिस्टम कंट्रोलर को रीसेट करें।
S5 ~ S8	सामान्य उपयोगकर्ता पुश बटन	चार उपयोगकर्ता पुश बटन। दबाने पर धीमी गति से चलता है।
याद उपकरण
U7, U8	DDR3 x32 मेमोरी	256-बिट डेटा बस के साथ दो 3-एमबी डीडीआर16 एसडीआरएएम।
U9	LPDDR2 x 16 मेमोरी	512-बिट बस के साथ 2-एमबी एलपीडीडीआर 32 एसडीआरएएम, इस बोर्ड पर केवल 16-बिट बस का उपयोग किया जाता है।

तालिका 2-1. बोर्ड घटक (3 में से भाग 3)

तख़्ता संदर्भ	प्रकार	विवरण
यू10	फ़्लैश x16 मेमोरी	गैर-वाष्पशील मेमोरी के लिए 512-बिट डेटा बस के साथ 16-एमबी सिंक्रोनस फ्लैश डिवाइस।
यू11	SSRAM x16 मेमोरी	18-बिट डेटा बस और 12-बिट समता के साथ 4-एमबी मानक सिंक्रोनस रैम।
यू12	ईईपीरोम	64-एमबी I2C सीरियल EEPROM।
संचार बंदरगाहों
J1	एचएसएमसी पोर्ट	एचएसएमसी विनिर्देश के अनुसार 84 सीएमओएस या 17 एलवीडीएस चैनल प्रदान करता है।
जे11	गिगाबिट ईथरनेट पोर्ट	आरजे-45 कनेक्टर जो मार्वेल 10ई100 पीएचवाई और आरजीएमआईआई मोड में एफपीजीए-आधारित अल्टेरा ट्रिपल स्पीड ईथरनेट मेगाकोर फ़ंक्शन के माध्यम से 1000/88/1111 ईथरनेट कनेक्शन प्रदान करता है।
जे12	सीरियल यूएआरटी पोर्ट	RS-9 सीरियल UART चैनल को लागू करने के लिए RS-232 ट्रांसीवर के साथ DSUB 232-पिन कनेक्टर।
जे13	यूएसबी-यूएआरटी पोर्ट	सीरियल यूएआरटी इंटरफ़ेस के लिए यूएसबी-टू-यूएआरटी ब्रिज के साथ यूएसबी कनेक्टर।
जे 15, जे 16	हेडर डीबग करें	डिबग उद्देश्यों के लिए दो 2×8 हेडर।
वीडियो और प्रदर्शन बंदरगाहों
जे14	कैरेक्टर एलसीडी	कनेक्टर जो दो स्टैंडऑफ़ के साथ प्रदान किए गए 16 कैरेक्टर × 2 लाइन एलसीडी मॉड्यूल से जुड़ता है।
शक्ति आपूर्ति
जे17	डीसी इनपुट जैक	14-20-वी डीसी बिजली आपूर्ति स्वीकार करता है।
एसडब्ल्यू5	पावर स्विच	जब डीसी इनपुट जैक से बिजली की आपूर्ति की जाती है तो बोर्ड को चालू या बंद करें।

विशेष उपकरण: चक्रवात वी ई एफपीजीए

साइक्लोन वीई एफपीजीए डेवलपमेंट बोर्ड में 5-पिन एफबीजीए पैकेज में साइक्लोन वीई एफपीजीए 7CEFA31F7I1N डिवाइस (U896) है।

साइक्लोन वी डिवाइस परिवार के बारे में अधिक जानकारी के लिए, साइक्लोन वी डिवाइस हैंडबुक देखें।
तालिका 2-2 में चक्रवात वीई एफपीजीए 5सीईएफए7एफ31आई7एन डिवाइस की विशेषताओं का वर्णन किया गया है।

तालिका 2-2. चक्रवात वीई एफपीजीए विशेषताएं

भिक्षा	समकक्ष लेस	एम10के टक्कर मारना ब्लाकों	कुल रैम (केबिट्स)	18-बिट × 18-बिट मल्टीप्लायरों	पीएलएल	पैकेट प्रकार
56,480	149,500	6,860	836	312	7	896-पिन एफबीजीए

आई/ओ संसाधन
साइक्लोन वीई एफपीजीए 5CEFA7F31I7N डिवाइस में कुल 480 उपयोगकर्ता I/Os हैं। तालिका 2-3 बोर्ड पर फ़ंक्शन द्वारा साइक्लोन वीई एफपीजीए आई/ओ पिन गिनती और उपयोग को सूचीबद्ध करती है।

तालिका 2-3. चक्रवात वीई एफपीजीए आई/ओ पिन गणना

समारोह	आई/ओ मानक	आई/ओ गिनती करना	विशेष पिंस
डीडीआर3	1.5-वी एसएसटीएल	71	एक अंतर x4 DQS पिन
एलपीडीडीआर2	1.2-वी एचएसयूएल	37	एक अंतर x2 DQS पिन
फ़्लैश, SSRAM, EEPROM, और MAX V एफएसएम बस	2.5-वी सीएमओएस, 3.3-वी एलवीसीएमओएस	69	—
एचएसएमसी पोर्ट	2.5-वी सीएमओएस + एलवीडीएस	79	17 एलवीडीएस, आई2सी
गिगाबिट ईथरनेट पोर्ट	2.5-वी सीएमओएस	42	—
एंबेडेड यूएसबी-ब्लास्टर II	2.5-वी सीएमओएस	20	—
डिबग हेडर	1.5-वी, 2.5-वी	20	—
यूएआरटी	3.3-वी एलवीटीटीएल	4	—
यूएसबी-UART	2.5-वी सीएमओएस	12	—
दबाकर लगाया जाने वाला बटन	2.5-वी सीएमओएस	5	एक DEV_CLRN पिन
डीआईपी स्विच	2.5-वी सीएमओएस	4	—
कैरेक्टर एलसीडी	2.5-वी सीएमओएस	11	—
एल ई डी	2.5-वी सीएमओएस	9	—
घड़ी या ऑसिलेटर	2.5-वी सीएमओएस + एलवीडीएस	12	एक क्लॉक आउट पिन
कुल आई/ओ इस्तेमाल किया गया:		395

मैक्स वी सीपीएलडी 5एम2210 सिस्टम नियंत्रक
बोर्ड निम्नलिखित उद्देश्यों के लिए 5M2210 सिस्टम कंट्रोलर, एक Altera MAX V CPLD का उपयोग करता है:

फ्लैश से एफपीजीए कॉन्फ़िगरेशन
बिजली की माप
रिमोट सिस्टम अपडेट के लिए नियंत्रण और स्थिति रजिस्टर

चित्र 2-2 MAX V CPLD 5M2210 सिस्टम नियंत्रक की कार्यक्षमता और बाहरी सर्किट कनेक्शन को एक ब्लॉक आरेख के रूप में दिखाता है।\

चित्र 2-2. MAX V CPLD 5M2210 सिस्टम नियंत्रक ब्लॉक आरेख

तालिका 2-4 MAX V CPLD 5M2210 सिस्टम नियंत्रक पर मौजूद I/O सिग्नलों को सूचीबद्ध करती है। सिग्नल नाम और फ़ंक्शन MAX V डिवाइस से संबंधित हैं।

आप एक पूर्व डाउनलोड कर सकते हैंampएलटेरा डिज़ाइन स्टोर से निम्नलिखित तालिका के अनुसार पिन स्थानों और असाइनमेंट के साथ ले डिज़ाइन पूरा किया गया। साइक्लोन वी ई एफपीजीए डेवलपमेंट किट में, डिज़ाइन एक्स के तहतampलेस, साइक्लोन वी ई एफपीजीए डेवलपमेंट किट बेसलाइन पिनआउट पर क्लिक करें।

तालिका 2-4. MAX V CPLD 5M2210 सिस्टम कंट्रोलर डिवाइस पिन-आउट (1 का भाग 5)

तख़्ता संदर्भ (U13)	ढांच के रूप में संकेत नाम	आई/ओ मानक	विवरण
N4	5M2210_JTAG_टीएमएस	3.3-वी	मैक्स वी.जेTAG टीएमएस
E9	CLK50_EN	2.5-वी	50 मेगाहर्ट्ज ऑसिलेटर सक्षम
एच12	CLK_CONFIG	2.5-वी	100 मेगाहर्ट्ज कॉन्फ़िगरेशन क्लॉक इनपुट
ए15	CLK_सक्षम	2.5-वी	क्लॉक ऑसिलेटर सक्षम करने के लिए डीआईपी स्विच
ए13	CLK_SEL	2.5-वी	घड़ी चयन के लिए डीआईपी स्विच-एसएमए या ऑसिलेटर
जे12	CLKIN_50_MAXV	2.5-वी	50 मेगाहर्ट्ज क्लॉक इनपुट
D9	CLOCK_SCL	2.5-वी	प्रोग्रामेबल ऑसिलेटर I2C घड़ी
C9	CLOCK_SDA	2.5-वी	प्रोग्रामेबल ऑसिलेटर I2C डेटा
डी10	CPU_RESETN	2.5-वी	एफपीजीए रीसेट पुश बटन
पी12	EXTRA_SIG0	2.5-वी	एंबेडेड यूएसबी-ब्लास्टर II इंटरफ़ेस। भविष्य उपयोग के लिए आरक्षित
टी13	EXTRA_SIG1	2.5-वी	एंबेडेड यूएसबी-ब्लास्टर II इंटरफ़ेस। भविष्य उपयोग के लिए आरक्षित
टी15	EXTRA_SIG2	2.5-वी	एंबेडेड यूएसबी-ब्लास्टर II इंटरफ़ेस। भविष्य उपयोग के लिए आरक्षित
A2	फ़ैक्टरी_लोड	2.5-वी	पावर-अप पर फ़ैक्टरी या उपयोगकर्ता डिज़ाइन को लोड करने के लिए डीआईपी स्विच

तालिका 2-4. MAX V CPLD 5M2210 सिस्टम कंट्रोलर डिवाइस पिन-आउट (2 का भाग 5)

तख़्ता संदर्भ (U13)	ढांच के रूप में संकेत नाम	आई/ओ मानक	विवरण
14 रु	फ़ैक्टरी_अनुरोध	2.5-वी	एंबेडेड यूएसबी-ब्लास्टर II फ़ैक्टरी कमांड भेजने का अनुरोध
एन12	फ़ैक्टरी_स्थिति	2.5-वी	एंबेडेड यूएसबी-ब्लास्टर II फ़ैक्टरी कमांड स्थिति
C8	FAN_FORCE_ON	2.5-वी	पंखे को चालू या बंद करने के लिए डीआईपी स्विच
N7	फ़्लैश_ADVN	2.5-वी	एफएसएम बस फ्लैश मेमोरी पता मान्य है
R5	फ़्लैश_CEN	2.5-वी	एफएसएम बस फ्लैश मेमोरी चिप सक्षम
R6	फ़्लैश_CLK	2.5-वी	एफएसएम बस फ्लैश मेमोरी घड़ी
M6	फ़्लैश_OEN	2.5-वी	एफएसएम बस फ्लैश मेमोरी आउटपुट सक्षम करें
T5	फ़्लैश_RDYBSYN	2.5-वी	एफएसएम बस फ़्लैश मेमोरी तैयार
P7	फ़्लैश_रीसेटएन	2.5-वी	एफएसएम बस फ्लैश मेमोरी रीसेट
N6	फ़्लैश_वेन	2.5-वी	एफएसएम बस फ्लैश मेमोरी लेखन सक्षम करें
K1	FPGA_CONF_DONE	3.3-वी	एफपीजीए कॉन्फ़िगरेशन एलईडी किया गया
D3	FPGA_CONFIG_D0	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
C2	FPGA_CONFIG_D1	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
C3	FPGA_CONFIG_D2	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
E3	FPGA_CONFIG_D3	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
D2	FPGA_CONFIG_D4	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
E4	FPGA_CONFIG_D5	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
D1	FPGA_CONFIG_D6	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
E5	FPGA_CONFIG_D7	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
F3	FPGA_CONFIG_D8	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
E1	FPGA_CONFIG_D9	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
F4	FPGA_CONFIG_D10	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
F2	FPGA_CONFIG_D11	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
F1	FPGA_CONFIG_D12	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
F6	FPGA_CONFIG_D13	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
G2	FPGA_CONFIG_D14	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
G3	FPGA_CONFIG_D15	3.3-वी	एफपीजीए कॉन्फ़िगरेशन डेटा
K4	FPGA_MAX_DCLK	3.3-वी	एफपीजीए कॉन्फ़िगरेशन घड़ी
J3	एफपीजीए_डीसीएलके	3.3-वी	एफपीजीए कॉन्फ़िगरेशन घड़ी
N1	एफपीजीए_एनसीओएनएफआईजी	3.3-वी	एफपीजीए कॉन्फ़िगरेशन सक्रिय
J4	FPGA_NSTATUS	3.3-वी	एफपीजीए कॉन्फ़िगरेशन तैयार
H1	FPGA_PR_DONE	3.3-वी	एफपीजीए का आंशिक पुनर्विन्यास किया गया
P2	एफपीजीए_पीआर_त्रुटि	3.3-वी	एफपीजीए आंशिक पुनर्विन्यास त्रुटि
E2	एफपीजीए_पीआर_तैयार	3.3-वी	एफपीजीए आंशिक पुनर्विन्यास तैयार
F5	एफपीजीए_पीआर_अनुरोध	3.3-वी	एफपीजीए आंशिक पुनर्विन्यास अनुरोध
L5	एफपीजीए_मैक्स_एनसीएस	3.3-वी	एफपीजीए कॉन्फ़िगरेशन चिप का चयन करें
ई14	FSM_A1	2.5-वी	एफएसएम पता बस
सी14	FSM_A2	2.5-वी	एफएसएम पता बस

तालिका 2-4. MAX V CPLD 5M2210 सिस्टम कंट्रोलर डिवाइस पिन-आउट (3 का भाग 5)

तख़्ता संदर्भ (U13)	ढांच के रूप में संकेत नाम	आई/ओ मानक	विवरण
सी15	FSM_A3	2.5-वी	एफएसएम पता बस
ई13	FSM_A4	2.5-वी	एफएसएम पता बस
ई12	FSM_A5	2.5-वी	एफएसएम पता बस
डी15	FSM_A6	2.5-वी	एफएसएम पता बस
एफ14	FSM_A7	2.5-वी	एफएसएम पता बस
डी16	FSM_A8	2.5-वी	एफएसएम पता बस
एफ13	FSM_A9	2.5-वी	एफएसएम पता बस
ई15	FSM_A10	2.5-वी	एफएसएम पता बस
ई16	FSM_A11	2.5-वी	एफएसएम पता बस
एफ15	FSM_A12	2.5-वी	एफएसएम पता बस
जी14	FSM_A13	2.5-वी	एफएसएम पता बस
एफ16	FSM_A14	2.5-वी	एफएसएम पता बस
जी13	FSM_A15	2.5-वी	एफएसएम पता बस
जी15	FSM_A16	2.5-वी	एफएसएम पता बस
जी12	FSM_A17	2.5-वी	एफएसएम पता बस
जी16	FSM_A18	2.5-वी	एफएसएम पता बस
एच14	FSM_A19	2.5-वी	एफएसएम पता बस
एच20	FSM_A20	2.5-वी	एफएसएम पता बस
एच13	FSM_A21	2.5-वी	एफएसएम पता बस
एच16	FSM_A22	2.5-वी	एफएसएम पता बस
जे13	FSM_A23	2.5-वी	एफएसएम पता बस
जे16	FSM_A24	2.5-वी	एफएसएम पता बस
T2	FSM_A25	2.5-वी	एफएसएम पता बस
P5	FSM_A26	2.5-वी	एफएसएम पता बस
जे14	FSM_D0	2.5-वी	एफएसएम डेटा बस
जे15	FSM_D1	2.5-वी	एफएसएम डेटा बस
के16	FSM_D2	2.5-वी	एफएसएम डेटा बस
के13	FSM_D3	2.5-वी	एफएसएम डेटा बस
के15	FSM_D4	2.5-वी	एफएसएम डेटा बस
के14	FSM_D5	2.5-वी	एफएसएम डेटा बस
एल16	FSM_D6	2.5-वी	एफएसएम डेटा बस
एल11	FSM_D7	2.5-वी	एफएसएम डेटा बस
एल15	FSM_D8	2.5-वी	एफएसएम डेटा बस
एल12	FSM_D9	2.5-वी	एफएसएम डेटा बस
एम16	FSM_D10	2.5-वी	एफएसएम डेटा बस
एल13	FSM_D11	2.5-वी	एफएसएम डेटा बस
एम15	FSM_D12	2.5-वी	एफएसएम डेटा बस
एल14	FSM_D13	2.5-वी	एफएसएम डेटा बस
एन16	FSM_D14	2.5-वी	एफएसएम डेटा बस

तालिका 2-4. MAX V CPLD 5M2210 सिस्टम कंट्रोलर डिवाइस पिन-आउट (4 का भाग 5)

तख़्ता संदर्भ (U13)	ढांच के रूप में संकेत नाम	आई/ओ मानक	विवरण
एम13	FSM_D15	2.5-वी	एफएसएम डेटा बस
B8	HSMA_PRSNTN	2.5-वी	एचएसएमसी पोर्ट मौजूद
L6	JTAG_5M2210_TDI	3.3-वी	मैक्स वी सीपीएलडी जेTAG श्रृंखला डेटा में
M5	JTAG_5M2210_TDO	3.3-वी	मैक्स वी सीपीएलडी जेTAG श्रृंखला डेटा बाहर
P3	JTAG_टीसीके	3.3-वी	JTAG चेन घड़ी
पी11	M570_CLOCK	2.5-वी	फ़ैक्टरी कमांड भेजने के लिए एम्बेडेड यूएसबी-ब्लास्टर II में 25-मेगाहर्ट्ज घड़ी
M1	M570_JTAG_में	3.3-वी	एम्बेडेड यूएसबी-ब्लास्टर II को अक्षम करने के लिए कम सिग्नल
पी10	MAX5_BEN0	2.5-वी	एफएसएम बस मैक्स वी बाइट 0 सक्षम करें
11 रु	MAX5_BEN1	2.5-वी	एफएसएम बस मैक्स वी बाइट 1 सक्षम करें
टी12	MAX5_BEN2	2.5-वी	एफएसएम बस मैक्स वी बाइट 2 सक्षम करें
एन11	MAX5_BEN3	2.5-वी	एफएसएम बस मैक्स वी बाइट 3 सक्षम करें
टी11	MAX5_CLK	2.5-वी	एफएसएम बस मैक्स वी घड़ी
10 रु	MAX5_CSN	2.5-वी	FSM बस MAX V चिप चयन
एम10	MAX5_OEN	2.5-वी	FSM बस MAX V आउटपुट सक्षम करें
एन10	MAX5_WEN	2.5-वी	FSM बस MAX V लेखन सक्षम करें
ई11	MAX_CONF_DONEN	2.5-वी	एंबेडेड यूएसबी-ब्लास्टर II कॉन्फ़िगरेशन एलईडी किया गया
A4	MAX_ERROR	2.5-वी	एफपीजीए कॉन्फ़िगरेशन त्रुटि एलईडी
A6	अधिकतम भार	2.5-वी	एफपीजीए कॉन्फ़िगरेशन सक्रिय एलईडी
M9	MAX_RESETN	2.5-वी	MAX V रीसेट पुश बटन
B7	अधिक तापमान	2.5-वी	तापमान मॉनिटर पंखा सक्षम
डी12	PGM_CONFIG	2.5-वी	पीजीएम एलईडी द्वारा पहचानी गई फ्लैश मेमोरी छवि को लोड करें
बी14	PGM_LED0	2.5-वी	फ़्लैश मेमोरी पीजीएम चयन सूचक 0
सी13	PGM_LED1	2.5-वी	फ़्लैश मेमोरी पीजीएम चयन सूचक 1
बी16	PGM_LED2	2.5-वी	फ़्लैश मेमोरी पीजीएम चयन सूचक 2
बी13	पीजीएम_एसईएल	2.5-वी	PGM_LED[2:0] एलईडी अनुक्रम को टॉगल करता है
H4	PSAS_CSn	3.3-वी	एएस कॉन्फ़िगरेशन चिप का चयन करें
G1	पीएसएएस_डीसीएलके	3.3-वी	एएस कॉन्फ़िगरेशन घड़ी
G4	PSAS_CONF_DONE	3.3-वी	एएस कॉन्फ़िगरेशन हो गया
H2	PSAS_CONFIGn	3.3-वी	एएस कॉन्फ़िगरेशन सक्रिय
G5	PSAS_DATA1	3.3-वी	एएस कॉन्फ़िगरेशन डेटा
H3	PSAS_DATA0_ASD0	3.3-वी	एएस कॉन्फ़िगरेशन डेटा
J1	PSAS_CEn	3.3-वी	एएस कॉन्फ़िगरेशन चिप सक्षम करें
12 रु	सुरक्षा मोड	2.5-वी	पावर अप पर फ़ैक्टरी कमांड भेजने के लिए एम्बेडेड यूएसबी-ब्लास्टर II के लिए डीआईपी स्विच
E7	SENSE_CS0N	2.5-वी	पावर मॉनिटर चिप का चयन करें
A5	SENSE_SCK	2.5-वी	पावर मॉनिटर एसपीआई घड़ी
D7	SENSE_SDI	2.5-वी	पावर मॉनिटर SPI डेटा में
B6	SENSE_SDO	2.5-वी	पावर मॉनिटर एसपीआई डेटा आउट

तालिका 2-4. MAX V CPLD 5M2210 सिस्टम कंट्रोलर डिवाइस पिन-आउट (5 का भाग 5)

तख़्ता संदर्भ (U13)	ढांच के रूप में संकेत नाम	आई/ओ मानक	विवरण
एम13	FSM_D15	2.5-वी	एफएसएम डेटा बस
B8	HSMA_PRSNTN	2.5-वी	एचएसएमसी पोर्ट मौजूद
L6	JTAG_5M2210_TDI	3.3-वी	मैक्स वी सीपीएलडी जेTAG श्रृंखला डेटा में
M5	JTAG_5M2210_TDO	3.3-वी	मैक्स वी सीपीएलडी जेTAG श्रृंखला डेटा बाहर
P3	JTAG_टीसीके	3.3-वी	JTAG चेन घड़ी
पी11	M570_CLOCK	2.5-वी	फ़ैक्टरी कमांड भेजने के लिए एम्बेडेड यूएसबी-ब्लास्टर II में 25-मेगाहर्ट्ज घड़ी
M1	M570_JTAG_में	3.3-वी	एम्बेडेड यूएसबी-ब्लास्टर II को अक्षम करने के लिए कम सिग्नल
पी10	MAX5_BEN0	2.5-वी	एफएसएम बस मैक्स वी बाइट 0 सक्षम करें
11 रु	MAX5_BEN1	2.5-वी	एफएसएम बस मैक्स वी बाइट 1 सक्षम करें
टी12	MAX5_BEN2	2.5-वी	एफएसएम बस मैक्स वी बाइट 2 सक्षम करें
एन11	MAX5_BEN3	2.5-वी	एफएसएम बस मैक्स वी बाइट 3 सक्षम करें
टी11	MAX5_CLK	2.5-वी	एफएसएम बस मैक्स वी घड़ी
10 रु	MAX5_CSN	2.5-वी	FSM बस MAX V चिप चयन
एम10	MAX5_OEN	2.5-वी	FSM बस MAX V आउटपुट सक्षम करें
एन10	MAX5_WEN	2.5-वी	FSM बस MAX V लेखन सक्षम करें
ई11	MAX_CONF_DONEN	2.5-वी	एंबेडेड यूएसबी-ब्लास्टर II कॉन्फ़िगरेशन एलईडी किया गया
A4	MAX_ERROR	2.5-वी	एफपीजीए कॉन्फ़िगरेशन त्रुटि एलईडी
A6	अधिकतम भार	2.5-वी	एफपीजीए कॉन्फ़िगरेशन सक्रिय एलईडी
M9	MAX_RESETN	2.5-वी	MAX V रीसेट पुश बटन
B7	अधिक तापमान	2.5-वी	तापमान मॉनिटर पंखा सक्षम
डी12	PGM_CONFIG	2.5-वी	पीजीएम एलईडी द्वारा पहचानी गई फ्लैश मेमोरी छवि को लोड करें
बी14	PGM_LED0	2.5-वी	फ़्लैश मेमोरी पीजीएम चयन सूचक 0
सी13	PGM_LED1	2.5-वी	फ़्लैश मेमोरी पीजीएम चयन सूचक 1
बी16	PGM_LED2	2.5-वी	फ़्लैश मेमोरी पीजीएम चयन सूचक 2
बी13	पीजीएम_एसईएल	2.5-वी	PGM_LED[2:0] एलईडी अनुक्रम को टॉगल करता है
H4	PSAS_CSn	3.3-वी	एएस कॉन्फ़िगरेशन चिप का चयन करें
G1	पीएसएएस_डीसीएलके	3.3-वी	एएस कॉन्फ़िगरेशन घड़ी
G4	PSAS_CONF_DONE	3.3-वी	एएस कॉन्फ़िगरेशन हो गया
H2	PSAS_CONFIGn	3.3-वी	एएस कॉन्फ़िगरेशन सक्रिय
G5	PSAS_DATA1	3.3-वी	एएस कॉन्फ़िगरेशन डेटा
H3	PSAS_DATA0_ASD0	3.3-वी	एएस कॉन्फ़िगरेशन डेटा
J1	PSAS_CEn	3.3-वी	एएस कॉन्फ़िगरेशन चिप सक्षम करें
12 रु	सुरक्षा मोड	2.5-वी	पावर अप पर फ़ैक्टरी कमांड भेजने के लिए एम्बेडेड यूएसबी-ब्लास्टर II के लिए डीआईपी स्विच
E7	SENSE_CS0N	2.5-वी	पावर मॉनिटर चिप का चयन करें
A5	SENSE_SCK	2.5-वी	पावर मॉनिटर एसपीआई घड़ी
D7	SENSE_SDI	2.5-वी	पावर मॉनिटर SPI डेटा में
B6	SENSE_SDO	2.5-वी	पावर मॉनिटर एसपीआई डेटा आउट

एफपीजीए कॉन्फ़िगरेशन

यह खंड साइक्लोन वीई एफपीजीए विकास बोर्ड द्वारा समर्थित एफपीजीए, फ्लैश मेमोरी और मैक्स वी सीपीएलडी 5एम2210 सिस्टम कंट्रोलर डिवाइस प्रोग्रामिंग विधियों का वर्णन करता है।

साइक्लोन वीई एफपीजीए विकास बोर्ड निम्नलिखित कॉन्फ़िगरेशन विधियों का समर्थन करता है:

जे में क्वार्टस II प्रोग्रामर का उपयोग करके एफपीजीए को कॉन्फ़िगर करने के लिए एंबेडेड यूएसबी-ब्लास्टर II डिफ़ॉल्ट विधि हैTAG आपूर्ति की गई यूएसबी केबल के साथ मोड।
पावर-अप पर या प्रोग्राम कॉन्फ़िगरेशन पुश बटन (S1) दबाकर फ्लैश मेमोरी से संग्रहीत छवियों का उपयोग करके FPGA को कॉन्फ़िगर करने के लिए फ्लैश मेमोरी डाउनलोड करें।
जे से कनेक्ट होने वाले बाहरी यूएसबी-ब्लास्टर का उपयोग करके एफपीजीए को कॉन्फ़िगर करने के लिए बाहरी यूएसबी-ब्लास्टरTAG चेन हेडर (J4)।
सीरियल या क्वाड-सीरियल एफपीजीए कॉन्फ़िगरेशन के लिए ईपीसीक्यू डिवाइस जो एएस एक्स 1 या एएस एक्स 4 कॉन्फ़िगरेशन योजनाओं का समर्थन करता है।

एंबेडेड यूएसबी-ब्लास्टर II पर एफपीजीए प्रोग्रामिंग
यह कॉन्फ़िगरेशन विधि USB केबल का उपयोग करके FPGA कॉन्फ़िगरेशन की अनुमति देने के लिए एक USB टाइप-बी कनेक्टर (J10), एक USB 2.0 PHY डिवाइस (U18), और एक Altera MAX II CPLD EPM570GF100I5N (U16) लागू करती है। यह यूएसबी केबल बोर्ड पर यूएसबी टाइप-बी कनेक्टर और क्वार्टस II सॉफ़्टवेयर चलाने वाले पीसी के यूएसबी पोर्ट के बीच सीधे कनेक्ट होता है।
MAX II CPLD EPM570GF100I5N में एम्बेडेड USB-ब्लास्टर II सामान्यतः J में महारत हासिल करता हैTAG जंजीर।

चित्र 2-3 जे को दर्शाता हैTAG जंजीर।

द जेTAG चेन कंट्रोल डीआईपी स्विच (एसडब्ल्यू2) चित्र 2-3 में दिखाए गए जंपर्स को नियंत्रित करता है।
श्रृंखला में किसी उपकरण या इंटरफ़ेस को जोड़ने के लिए, उनका संबंधित स्विच ऑफ स्थिति में होना चाहिए। श्रृंखला में केवल FPGA रखने के लिए सभी स्विचों को चालू स्थिति में स्लाइड करें।

MAX V CPLD 5M2210 सिस्टम नियंत्रक J में होना चाहिएTAG कुछ जीयूआई इंटरफेस का उपयोग करने के लिए श्रृंखला।

तालिका 2-5 यूएसबी 2.0 पीएचवाई योजनाबद्ध सिग्नल नाम और उनके संबंधित साइक्लोन वीई एफपीजीए पिन नंबर सूचीबद्ध करती है।

तालिका 2-5. USB 2.0 PHY योजनाबद्ध सिग्नल नाम और कार्य (1 का भाग 2)

बोर्ड संदर्भ (यू18)	ढांच के रूप में संकेत नाम	चक्रवात वीई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
C1	24M_XTALIN	—	3.3-वी	क्रिस्टल थरथरानवाला इनपुट
C2	24M_XTALOUT	—	3.3-वी	क्रिस्टल थरथरानवाला आउटपुट
E1	FX2_D_N	—	3.3-वी	USB 2.0 PHY डेटा
E2	FX2_D_P	—	3.3-वी	USB 2.0 PHY डेटा
H7	FX2_FLAGA	—	3.3-वी	स्लेव फीफो आउटपुट स्थिति

तालिका 2-5. USB 2.0 PHY योजनाबद्ध सिग्नल नाम और कार्य (2 का भाग 2)

बोर्ड संदर्भ (यू18)	ढांच के रूप में संकेत नाम	चक्रवात वीई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
G7	FX2_FLAGB	—	3.3-वी	स्लेव फीफो आउटपुट स्थिति
H8	FX2_FLAGC	—	3.3-वी	स्लेव फीफो आउटपुट स्थिति
G6	FX2_PA1	—	3.3-वी	USB 2.0 PHY पोर्ट एक इंटरफ़ेस
F8	FX2_PA2	—	3.3-वी	USB 2.0 PHY पोर्ट एक इंटरफ़ेस
F7	FX2_PA3	—	3.3-वी	USB 2.0 PHY पोर्ट एक इंटरफ़ेस
F6	FX2_PA4	—	3.3-वी	USB 2.0 PHY पोर्ट एक इंटरफ़ेस
C8	FX2_PA5	—	3.3-वी	USB 2.0 PHY पोर्ट एक इंटरफ़ेस
C7	FX2_PA6	—	3.3-वी	USB 2.0 PHY पोर्ट एक इंटरफ़ेस
C6	FX2_PA7	—	3.3-वी	USB 2.0 PHY पोर्ट एक इंटरफ़ेस
H3	FX2_PB0	—	3.3-वी	USB 2.0 PHY पोर्ट B इंटरफ़ेस
F4	FX2_PB1	—	3.3-वी	USB 2.0 PHY पोर्ट B इंटरफ़ेस
H4	FX2_PB2	—	3.3-वी	USB 2.0 PHY पोर्ट B इंटरफ़ेस
G4	FX2_PB3	—	3.3-वी	USB 2.0 PHY पोर्ट B इंटरफ़ेस
H5	FX2_PB4	—	3.3-वी	USB 2.0 PHY पोर्ट B इंटरफ़ेस
G5	FX2_PB5	—	3.3-वी	USB 2.0 PHY पोर्ट B इंटरफ़ेस
F5	FX2_PB6	—	3.3-वी	USB 2.0 PHY पोर्ट B इंटरफ़ेस
H6	FX2_PB7	—	3.3-वी	USB 2.0 PHY पोर्ट B इंटरफ़ेस
A8	FX2_PD0	—	3.3-वी	USB 2.0 PHY पोर्ट D इंटरफ़ेस
A7	FX2_PD1	—	3.3-वी	USB 2.0 PHY पोर्ट D इंटरफ़ेस
B6	FX2_PD2	—	3.3-वी	USB 2.0 PHY पोर्ट D इंटरफ़ेस
A6	FX2_PD3	—	3.3-वी	USB 2.0 PHY पोर्ट D इंटरफ़ेस
B3	FX2_PD4	—	3.3-वी	USB 2.0 PHY पोर्ट D इंटरफ़ेस
A3	FX2_PD5	—	3.3-वी	USB 2.0 PHY पोर्ट D इंटरफ़ेस
C3	FX2_PD6	—	3.3-वी	USB 2.0 PHY पोर्ट D इंटरफ़ेस
A2	FX2_PD7	—	3.3-वी	USB 2.0 PHY पोर्ट D इंटरफ़ेस
B8	FX2_RESETN	वी21	3.3-वी	एंबेडेड यूएसबी-ब्लास्टर हार्ड रीसेट
F3	FX2_SCL	—	3.3-वी	USB 2.0 PHY सीरियल घड़ी
G3	FX2_SDA	—	3.3-वी	USB 2.0 PHY सीरियल डेटा
A1	FX2_SLRDN	—	3.3-वी	गुलाम फीफो के लिए स्ट्रोब पढ़ें
B1	FX2_SLWRN	—	3.3-वी	गुलाम फीफो के लिए स्ट्रोब लिखें
B7	FX2_WAKEUP	—	3.3-वी	USB 2.0 PHY वेक सिग्नल
G2	यूएसबी_सीएलके	एए23	3.3-वी	USB 2.0 PHY 48-मेगाहर्ट्ज इंटरफ़ेस घड़ी

फ्लैश मेमोरी से एफपीजीए प्रोग्रामिंग

फ्लैश मेमोरी प्रोग्रामिंग विभिन्न तरीकों से संभव है। फ़ैक्टरी डिज़ाइन-बोर्ड अपडेट पोर्टल का उपयोग करने के लिए डिफ़ॉल्ट विधि है। यह डिज़ाइन एम्बेडेड है webसर्वर, जो बोर्ड अपडेट पोर्टल पर कार्य करता है web पेज. web पेज आपको उद्योग-मानक एस-रिकॉर्ड में हार्डवेयर, सॉफ्टवेयर या दोनों सहित नए एफपीजीए डिज़ाइन का चयन करने की अनुमति देता है File (.flash) और नेटवर्क पर फ़्लैश मेमोरी के उपयोगकर्ता हार्डवेयर पृष्ठ (पृष्ठ 1) पर डिज़ाइन लिखें।

द्वितीयक विधि विकास किट में शामिल पूर्व-निर्मित समानांतर फ़्लैश लोडर (पीएफएल) डिज़ाइन का उपयोग करना है। विकास बोर्ड फ्लैश मेमोरी प्रोग्रामिंग के लिए अल्टेरा पीएफएल मेगाफंक्शन लागू करता है। पीएफएल मेगाफंक्शन तर्क का एक ब्लॉक है जिसे अल्टेरा प्रोग्रामेबल लॉजिक डिवाइस (एफपीजीए या सीपीएलडी) में प्रोग्राम किया जाता है। पीएफएल एक संगत फ़्लैश मेमोरी डिवाइस पर लिखने के लिए एक उपयोगिता के रूप में कार्य करता है। इस पूर्व-निर्मित डिज़ाइन में पीएफएल मेगाफ़ंक्शन शामिल है जो आपको क्वार्टस II सॉफ़्टवेयर का उपयोग करके यूएसबी इंटरफ़ेस पर पेज 0, पेज 1, या फ्लैश मेमोरी के अन्य क्षेत्रों को लिखने की अनुमति देता है। इस पद्धति का उपयोग विकास बोर्ड को उसकी फ़ैक्टरी डिफ़ॉल्ट सेटिंग्स पर पुनर्स्थापित करने के लिए किया जाता है।

फ़्लैश मेमोरी को प्रोग्राम करने के अन्य तरीकों का भी उपयोग किया जा सकता है, जिसमें Nios® II प्रोसेसर भी शामिल है।

Nios II प्रोसेसर के बारे में अधिक जानकारी के लिए, Altera का Nios II प्रोसेसर पृष्ठ देखें webसाइट।
पावर-अप पर या प्रोग्राम कॉन्फ़िगरेशन पुश बटन, PGM_CONFIG (S1) दबाकर, MAX V CPLD 5M2210 सिस्टम कंट्रोलर का PFL फ्लैश मेमोरी से FPGA को कॉन्फ़िगर करता है। पीएफएल मेगाफ़ंक्शन फ्लैश मेमोरी से 16-बिट डेटा पढ़ता है और इसे तेज़ निष्क्रिय समानांतर (एफपीपी) प्रारूप में परिवर्तित करता है। यह 16-बिट डेटा कॉन्फ़िगरेशन के दौरान FPGA में समर्पित कॉन्फ़िगरेशन पिन पर लिखा जाता है।
PGM_CONFIG पुश बटन (S1) दबाने से FPGA एक हार्डवेयर पेज के साथ लोड होता है जिसके आधार पर PGM_LED[2:0] (D25, D26, D27) प्रकाशित होता है। तालिका 2-6 उस डिज़ाइन को सूचीबद्ध करती है जो PGM_CONFIG पुश बटन दबाने पर लोड होता है।

तालिका 2-6. पीजीएम_एलईडी सेटिंग्स (1)

PGM_LED0 (D25)	PGM_LED1 (D26)	PGM_LED2 (D27)	डिज़ाइन
ON	बंद	बंद	फ़ैक्टरी हार्डवेयर
बंद	ON	बंद	उपयोगकर्ता हार्डवेयर 1
बंद	बंद	ON	उपयोगकर्ता हार्डवेयर 2

चित्र 2-4 पीएफएल कॉन्फ़िगरेशन दिखाता है।

निम्नलिखित विषयों पर अधिक जानकारी के लिए संबंधित दस्तावेज़ देखें:

बोर्ड अपडेट पोर्टल, पीएफएल डिज़ाइन और फ्लैश मेमोरी मैप स्टोरेज, साइक्लोन वीई एफपीजीए डेवलपमेंट किट यूजर गाइड देखें।
पीएफएल मेगाफंक्शन, पैरेलल फ्लैश लोडर मेगाफंक्शन यूजर गाइड देखें।

बाहरी यूएसबी-ब्लास्टर पर एफपीजीए प्रोग्रामिंग
द जेTAG चेन हेडर एक पीसी पर चलने वाले क्वार्टस II प्रोग्रामर के साथ बाहरी यूएसबी-ब्लास्टर डिवाइस का उपयोग करके एफपीजीए को कॉन्फ़िगर करने के लिए एक और विधि प्रदान करता है। जे के बीच विवाद को रोकने के लिएTAG मास्टर्स, जब आप बाहरी यूएसबी-ब्लास्टर को जे से कनेक्ट करते हैं तो एम्बेडेड यूएसबी-ब्लास्टर स्वचालित रूप से अक्षम हो जाता हैTAG जे के माध्यम से श्रृंखलाTAG चेन हेडर.

EPCQ का उपयोग करके FPGA प्रोग्रामिंग
गैर-वाष्पशील मेमोरी वाले कम लागत वाले ईसीपीक्यू डिवाइस में एक सरल छह-पिन इंटरफ़ेस और एक छोटा फॉर्म फैक्टर है। ECPQ AS x1 और x4 मोड का समर्थन करता है। डिफ़ॉल्ट रूप से, इस बोर्ड में एक FPP कॉन्फ़िगरेशन योजना सेटिंग है। कॉन्फ़िगरेशन योजना को एएस मोड पर सेट करने के लिए, अवरोधक को फिर से काम करने की आवश्यकता है। कॉन्फ़िगरेशन योजना को बदलने के लिए MSEL DIP स्विच (SW1) का उपयोग करके MSEL सेटिंग कॉन्फ़िगर करें।

चित्र 2-5 ईपीसीक्यू और चक्रवात वीई एफपीजीए के बीच संबंध दिखाता है।

चित्र 2-5. ईपीसीक्यू कॉन्फ़िगरेशन

स्थिति तत्व
विकास बोर्ड में स्टेटस एलईडी शामिल हैं। यह अनुभाग स्थिति तत्वों का वर्णन करता है।

तालिका 2-7 एलईडी बोर्ड संदर्भ, नाम और कार्यात्मक विवरण सूचीबद्ध करती है।

तालिका 2-7. बोर्ड-विशिष्ट एलईडी (1 में से भाग 2)

तख़्ता संदर्भ	ढांच के रूप में संकेत नाम	आई/ओ मानक	विवरण
डी35	शक्ति	5.0-वी	नीली एलईडी. 5.0 V शक्ति सक्रिय होने पर प्रकाशित होता है।
डी19	MAX_CONF_DONEn	2.5-वी	हरी एलईडी. एफपीजीए सफलतापूर्वक कॉन्फ़िगर होने पर प्रकाशित होता है। MAX V CPLD 5M2210 सिस्टम नियंत्रक द्वारा संचालित।
डी17	MAX_ERROR	2.5-वी	लाल एलईडी. जब MAX V CPLD 5M2210 सिस्टम नियंत्रक FPGA को कॉन्फ़िगर करने में विफल रहता है तो प्रकाशित होता है। MAX V CPLD 5M2210 सिस्टम नियंत्रक द्वारा संचालित।
डी18	अधिकतम भार	2.5-वी	हरी एलईडी. जब MAX V CPLD 5M2210 सिस्टम कंट्रोलर सक्रिय रूप से FPGA को कॉन्फ़िगर कर रहा होता है तो यह प्रकाशित होता है। MAX V CPLD 5M2210 सिस्टम नियंत्रक द्वारा संचालित।
डी25 डी 26 डी 27	PGM_LED[0] PGM_LED[1] PGM_LED[2]	2.5-वी	हरी एल.ई.डी. यह इंगित करने के लिए प्रकाशित होता है कि जब आप PGM_SEL पुश बटन दबाते हैं तो फ्लैश मेमोरी से कौन सा हार्डवेयर पेज लोड होता है।

तालिका 2-7. बोर्ड-विशिष्ट एलईडी (2 में से भाग 2)

तख़्ता संदर्भ	ढांच के रूप में संकेत नाम	आई/ओ मानक	विवरण
डी11, डी12 डी13, डी14	JTAG_आरएक्स, जेTAG_TX एससी_आरएक्स, एससी_टीएक्स	2.5-वी	हरी एल.ई.डी. यूएसबी-ब्लास्टर II गतिविधियों को प्राप्त करने और संचारित करने का संकेत देने के लिए प्रकाशित होता है।
D1	ENETA_LED_TX	2.5-वी	हरी एलईडी. ईथरनेट PHY संचारित गतिविधि को इंगित करने के लिए प्रकाशित करता है। मार्वल 88E1111 PHY द्वारा संचालित।
D2	ENETA_LED_RX	2.5-वी	हरी एलईडी. ईथरनेट PHY प्राप्त गतिविधि को इंगित करने के लिए प्रकाशित करता है। मार्वेल 88E1111 PHY द्वारा संचालित।
D5	ENETA_LED_LINK10	2.5-वी	हरी एलईडी. 10 एमबीपीएस कनेक्शन गति पर जुड़े ईथरनेट को इंगित करने के लिए प्रकाशित करता है। मार्वेल 88E1111 PHY द्वारा संचालित।
D4	ENETA_LED_LINK100	2.5-वी	हरी एलईडी. 100 एमबीपीएस कनेक्शन गति पर जुड़े ईथरनेट को इंगित करने के लिए प्रकाशित करता है। मार्वेल 88E1111 PHY द्वारा संचालित।
D3	ENETA_LED_LINK1000	2.5-वी	हरी एलईडी. 1000 एमबीपीएस कनेक्शन गति पर जुड़े ईथरनेट को इंगित करने के लिए प्रकाशित करता है। मार्वेल 88E1111 PHY द्वारा संचालित।
डी19	ENETB_LED_TX	2.5-वी	हरी एलईडी. ईथरनेट PHY B संचारित गतिविधि को इंगित करने के लिए प्रकाशित करता है। मार्वल 88E1111 PHY द्वारा संचालित।
डी22	ENETB_LED_RX	2.5-वी	हरी एलईडी. ईथरनेट PHY B को गतिविधि प्राप्त होने का संकेत देने के लिए प्रकाशित करता है। मार्वल 88E1111 PHY द्वारा संचालित।
डी24	ENETB_LED_LINK10	2.5-वी	हरी एलईडी. यह इंगित करने के लिए प्रकाशित होता है कि ईथरनेट बी 10 एमबीपीएस कनेक्शन गति पर जुड़ा हुआ है। मार्वल 88E1111 PHY द्वारा संचालित।
डी20	ENETB_LED_LINK100	2.5-वी	हरी एलईडी. यह इंगित करने के लिए प्रकाशित होता है कि ईथरनेट बी 100 एमबीपीएस कनेक्शन गति पर जुड़ा हुआ है। मार्वल 88E1111 PHY द्वारा संचालित।
डी21	ENETB_LED_LINK1000	2.5-वी	हरी एलईडी. यह इंगित करने के लिए प्रकाशित होता है कि ईथरनेट बी 1000 एमबीपीएस कनेक्शन गति पर जुड़ा हुआ है। मार्वल 88E1111 PHY द्वारा संचालित।
डी15, डी16	USB_UART_TX_TOGGLE, USB_UART_RX_TOGGLE	2.5-वी	हरी एलईडी. USB_UART गतिविधियों को प्राप्त करने और संचारित करने का संकेत देने के लिए प्रकाशित करता है।
डी23, डी24	UART_RXD_LED, UART_TXD_LED	2.5-वी	हरी एलईडी. यूएआरटी गतिविधियों को प्राप्त करने और संचारित करने का संकेत देने के लिए रोशनी करता है।
D3	HSMA_PRSNTn	3.3-वी	हरी एलईडी. यह तब प्रकाशित होता है जब एचएसएमसी पोर्ट में एक बोर्ड या केबल प्लग-इन होता है जिससे पिन 160 ग्राउंडेड हो जाता है। ऐड-इन कार्ड द्वारा संचालित.

सेटअप तत्व
विकास बोर्ड में कई अलग-अलग प्रकार के सेटअप तत्व शामिल हैं। यह अनुभाग निम्नलिखित सेटअप तत्वों का वर्णन करता है:

बोर्ड सेटिंग्स डीआईपी स्विच
JTAG सेटिंग्स डीआईपी स्विच
सीपीयू रीसेट पुश बटन
MAX V रीसेट पुश बटन
प्रोग्राम कॉन्फ़िगरेशन पुश बटन
प्रोग्राम चयन पुश बटन

डीआईपी स्विच की डिफ़ॉल्ट सेटिंग्स के बारे में अधिक जानकारी के लिए, साइक्लोन वीई एफपीजीए डेवलपमेंट किट यूजर गाइड देखें।

बोर्ड सेटिंग्स डीआईपी स्विच
बोर्ड सेटिंग्स DIP स्विच (SW4) बोर्ड और MAX V CPLD 5M2210 सिस्टम कंट्रोलर लॉजिक डिज़ाइन के लिए विशिष्ट विभिन्न सुविधाओं को नियंत्रित करता है। तालिका 2-8 स्विच नियंत्रण और विवरण सूचीबद्ध करती है।

तालिका 2-8. बोर्ड सेटिंग्स डीआईपी स्विच नियंत्रण

बदलना	ढांच के रूप में संकेत नाम	विवरण
1	CLK_SEL	चालू : प्रोग्रामयोग्य ऑसिलेटर घड़ी का चयन करें बंद : एसएमए इनपुट घड़ी का चयन करें
2	CLK_सक्षम	चालू : ऑन-बोर्ड ऑसिलेटर को अक्षम करें बंद : ऑन-बोर्ड ऑसिलेटर सक्षम करें
3	फ़ैक्टरी_लोड	चालू: पावर अप होने पर उपयोगकर्ता डिज़ाइन को फ़्लैश से लोड करें बंद : पावर चालू होने पर फ़ैक्टरी डिज़ाइन को फ़्लैश से लोड करें
4	सुरक्षा मोड	चालू: एंबेडेड यूएसबी-ब्लास्टर II पावर अप पर फ़ैक्टरी कमांड भेजता है। बंद: एंबेडेड यूएसबी-ब्लास्टर II पावर अप पर फ़ैक्टरी कमांड नहीं भेजता है।

JTAG चेन कंट्रोल डीआईपी स्विच
द जेTAG श्रृंखला नियंत्रण डीआईपी स्विच (एसडब्ल्यू2) या तो सक्रिय जे में उपकरणों को हटा देता है या शामिल कर देता हैTAG जंजीर। चक्रवात वी ई एफपीजीए हमेशा जे में रहता हैTAG जंजीर। तालिका 2-9 स्विच नियंत्रण और उसके विवरण सूचीबद्ध करती है।

तालिका 2-9. जेTAG चेन कंट्रोल डीआईपी स्विच

बदलना	ढांच के रूप में संकेत नाम	विवरण
1	5M2210_JTAG_में	चालू: बायपास मैक्स वी सीपीएलडी 5एम2210 सिस्टम नियंत्रक बंद: MAX V CPLD 5M2210 सिस्टम कंट्रोलर इन-चेन
2	एचएसएमसी_जेTAG_में	चालू: एचएसएमसी पोर्ट को बायपास करें बंद: एचएसएमसी पोर्ट इन-चेन
3	FAN_FORCE_ON	चालू : पंखा सक्षम करें बंद : पंखा अक्षम करें
4	आरक्षित	सुरक्षित

सीपीयू रीसेट पुश बटन
CPU रीसेट पुश बटन, CPU_RESETn (S4), साइक्लोन V E FPGA DEV_CLRn पिन के लिए एक इनपुट है और MAX V CPLD सिस्टम कंट्रोलर से एक ओपन-ड्रेन I/O है। यह पुश बटन FPGA और CPLD लॉजिक दोनों के लिए डिफ़ॉल्ट रीसेट है। MAX V CPLD 5M2210 सिस्टम कंट्रोलर पावर-ऑन-रीसेट (POR) के दौरान इस पुश बटन को भी चलाता है।

मैक्स वी रीसेट पुश बटन
MAX V रीसेट पुश बटन, MAX_RESETn (S3), MAX V CPLD 5M2210 सिस्टम कंट्रोलर के लिए एक इनपुट है। यह पुश बटन सीपीएलडी लॉजिक के लिए डिफ़ॉल्ट रीसेट है।

प्रोग्राम कॉन्फ़िगरेशन पुश बटन
प्रोग्राम कॉन्फ़िगरेशन पुश बटन, PGM_CONFIG (S1), MAX V CPLD 5M2210 सिस्टम कंट्रोलर के लिए एक इनपुट है। यह इनपुट फ़्लैश मेमोरी से FPGA पुन: कॉन्फ़िगरेशन को बाध्य करता है। फ़्लैश मेमोरी में स्थान PGM_LED[2:0] की सेटिंग्स पर आधारित है, जिसे प्रोग्राम सेलेक्ट पुश बटन, PGM_SEL द्वारा नियंत्रित किया जाता है। मान्य सेटिंग्स में FPGA डिज़ाइन के लिए आरक्षित फ्लैश मेमोरी में तीन पृष्ठों पर PGM_LED0, PGM_LED1, या PGM_LED2 शामिल हैं।

प्रोग्राम चयन पुश बटन
प्रोग्राम सेलेक्ट पुश बटन, PGM_SEL (S2), MAX V CPLD 5M2210 सिस्टम कंट्रोलर के लिए एक इनपुट है। यह पुश बटन PGM_LED[2:0]अनुक्रम को टॉगल करता है जो चयन करता है कि फ़्लैश मेमोरी में किस स्थान का उपयोग FPGA को कॉन्फ़िगर करने के लिए किया जाता है। PGM_LED[2:6] अनुक्रम परिभाषाओं के लिए तालिका 2-0 देखें।

घड़ी सर्किटरी
यह अनुभाग बोर्ड के क्लॉक इनपुट और आउटपुट का वर्णन करता है।

ऑन-बोर्ड ऑसिलेटर्स
विकास बोर्ड में 50-मेगाहर्ट्ज, 100-मेगाहर्ट्ज की आवृत्ति वाले ऑसिलेटर और एक प्रोग्रामयोग्य ऑसिलेटर शामिल हैं।

चित्र 2-6 चक्रवात वीई एफपीजीए विकास बोर्ड पर जाने वाली सभी बाहरी घड़ियों की डिफ़ॉल्ट आवृत्तियों को दर्शाता है।

चित्र 2-6. चक्रवात वीई एफपीजीए विकास बोर्ड घड़ियाँ

तालिका 2-10 में ऑसिलेटर, इसके I/O मानक और वॉल्यूम की सूची दी गई हैtagविकास बोर्ड के लिए आवश्यक है।

तालिका 2-10. ऑन-बोर्ड ऑसिलेटर्स

स्रोत	ढांच के रूप में संकेत नाम	आवृत्ति	आई/ओ मानक	चक्रवात वीई एफपीजीए पिन नंबर	आवेदन
U4	CLKIN_50_FPGA_TOP	50.000 मेगाहर्ट्ज	एकल समाप्त	एल14	शीर्ष और दायां किनारा
U4	CLKIN_50_FPGA_RIGHT	50.000 मेगाहर्ट्ज	एकल समाप्त	पी22	शीर्ष और दायां किनारा
X3	CLK_CONFIG	100.000 मेगाहर्ट्ज	2.5V सीएमओएस	—	तेज़ FPGA कॉन्फ़िगरेशन
X1 और U3 (बफ़र)	DIFF_CLKIN_TOP_125_P	125.000 मेगाहर्ट्ज	एलवीडीएस	एल15	ऊपर और नीचे का किनारा
	DIFF_CLKIN_TOP_125_N			के15
	DIFF_CLKIN_BOT_125_P			एबी17
	DIFF_CLKIN_BOT_125_N			एबी18

ऑफ-बोर्ड क्लॉक इनपुट/आउटपुट
विकास बोर्ड में इनपुट और आउटपुट घड़ियां होती हैं जिन्हें बोर्ड पर चलाया जा सकता है। आउटपुट घड़ियों को FPGA डिवाइस के विनिर्देश के अनुसार विभिन्न स्तरों और I/O मानकों पर प्रोग्राम किया जा सकता है।

तालिका 2-11 विकास बोर्ड के लिए घड़ी इनपुट को सूचीबद्ध करती है।

तालिका 2-11. ऑफ-बोर्ड क्लॉक इनपुट

स्रोत	योजनाबद्ध संकेत नाम	आई/ओ मानक	चक्रवात V E एफपीजीए पिन संख्या	विवरण
एसएमए	CLKIN_SMA_P	एलवीडीएस	—	एलवीडीएस फैन-आउट बफर में इनपुट।
एसएमए	CLKIN_SMA_N	एलवीडीएस	—	एलवीडीएस फैन-आउट बफर में इनपुट।
सैमटेक एचएसएमसी	HSMA_CLK_IN0	2.5-वी	एबी16	स्थापित एचएसएमसी केबल या बोर्ड से सिंगल-एंडेड इनपुट।
सैमटेक एचएसएमसी	HSMA_CLK_IN_P1	एलवीडीएस/2.5-वी	एबी14	स्थापित एचएसएमसी केबल या बोर्ड से एलवीडीएस इनपुट। 2x LVTTL इनपुट का भी समर्थन कर सकता है।
सैमटेक एचएसएमसी	HSMA_CLK_IN_N1	एलवीडीएस/एलवीटीटीएल	एसी14
सैमटेक एचएसएमसी	HSMA_CLK_IN_P2	एलवीडीएस/एलवीटीटीएल	वाई15	स्थापित एचएसएमसी केबल या बोर्ड से एलवीडीएस इनपुट। 2x LVTTL इनपुट का भी समर्थन कर सकता है।
सैमटेक एचएसएमसी	HSMA_CLK_IN_N2	एलवीडीएस/एलवीटीटीएल	एए15

तालिका 2-12 विकास बोर्ड के लिए घड़ी आउटपुट को सूचीबद्ध करती है।

तालिका 2-12. ऑफ-बोर्ड क्लॉक आउटपुट

स्रोत	योजनाबद्ध संकेत नाम	आई/ओ मानक	चक्रवात V E एफपीजीए पिन संख्या	विवरण
सैमटेक एचएसएमसी	HSMA_CLK_OUT0	2.5V सीएमओएस	एजे14	एफपीजीए सीएमओएस आउटपुट (या जीपीआईओ)
सैमटेक एचएसएमसी	HSMA_CLK_OUT_P1	एलवीडीएस/2.5वी सीएमओएस	एई22	एलवीडीएस आउटपुट। 2x CMOS आउटपुट का भी समर्थन कर सकता है।
सैमटेक एचएसएमसी	HSMA_CLK_OUT_N1	एलवीडीएस/2.5वी सीएमओएस	एएफ23	एलवीडीएस आउटपुट। 2x CMOS आउटपुट का भी समर्थन कर सकता है।
सैमटेक एचएसएमसी	HSMA_CLK_OUT_P2	एलवीडीएस/2.5वी सीएमओएस	एजी23	एलवीडीएस आउटपुट। 2x CMOS आउटपुट का भी समर्थन कर सकता है।
सैमटेक एचएसएमसी	HSMA_CLK_OUT_N2	एलवीडीएस/2.5वी सीएमओएस	एएच22	एलवीडीएस आउटपुट। 2x CMOS आउटपुट का भी समर्थन कर सकता है।
एसएमए	CLKOUT_SMA	2.5V सीएमओएस	F9	एफपीजीए सीएमओएस आउटपुट (या जीपीआईओ)

सामान्य उपयोगकर्ता इनपुट/आउटपुट
यह अनुभाग एफपीजीए के लिए उपयोगकर्ता I/O इंटरफ़ेस का वर्णन करता है, जिसमें पुश बटन, डीआईपी स्विच, एलईडी और कैरेक्टर एलसीडी शामिल हैं।

उपयोगकर्ता-परिभाषित पुश बटन
विकास बोर्ड में तीन उपयोगकर्ता-परिभाषित पुश बटन शामिल हैं। सिस्टम और सुरक्षित रीसेट पुश बटन के बारे में जानकारी के लिए, पृष्ठ 2-16 पर "सेटअप तत्व" देखें। बोर्ड संदर्भ S5, S6, S7, और S8 FPGA डिज़ाइन को नियंत्रित करने के लिए पुश बटन हैं जो साइक्लोन VE FPGA डिवाइस में लोड होते हैं। जब आप स्विच को दबाकर रखते हैं, तो डिवाइस पिन लॉजिक 0 पर सेट हो जाता है; जब आप स्विच छोड़ते हैं, तो डिवाइस पिन लॉजिक 1 पर सेट हो जाता है। इन सामान्य उपयोगकर्ता पुश बटनों के लिए कोई बोर्ड-विशिष्ट फ़ंक्शन नहीं हैं।

तालिका 2-13 उपयोगकर्ता द्वारा परिभाषित पुश बटन योजनाबद्ध सिग्नल नाम और उनके संबंधित चक्रवात वीई एफपीजीए पिन नंबर सूचीबद्ध करती है।

तालिका 2-13. उपयोगकर्ता-परिभाषित पुश बटन योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ	ढांच के रूप में संकेत नाम	चक्रवात वीई एफपीजीए पिन संख्या	आई/ओ मानक
S5	USER_PB0	एबी12	2.5-वी
S6	USER_PB1	एबी13	2.5-वी
S7	USER_PB2	एएफ13	2.5-वी
S8	USER_PB3	एजी12	2.5-वी

उपयोगकर्ता-परिभाषित डीआईपी स्विच
बोर्ड संदर्भ SW3 एक चार-पिन डीआईपी स्विच है। यह स्विच उपयोगकर्ता-परिभाषित है और अतिरिक्त FPGA इनपुट नियंत्रण प्रदान करता है। जब स्विच ऑफ स्थिति में होता है, तो एक तर्क 1 चुना जाता है। जब स्विच चालू स्थिति में होता है, तो एक तर्क 0 चुना जाता है। इस स्विच के लिए कोई बोर्ड-विशिष्ट फ़ंक्शन नहीं हैं।

तालिका 2-14 उपयोगकर्ता-परिभाषित डीआईपी स्विच योजनाबद्ध सिग्नल नाम और उनके संबंधित चक्रवात वीई एफपीजीए पिन नंबर सूचीबद्ध करती है।

तालिका 2-14. उपयोगकर्ता-परिभाषित डीआईपी स्विच योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ	ढांच के रूप में संकेत नाम	चक्रवात वीई एफपीजीए पिन संख्या	आई/ओ मानक
S5	USER_PB0	एबी12	2.5-वी
S6	USER_PB1	एबी13	2.5-वी
S7	USER_PB2	एएफ13	2.5-वी
S8	USER_PB3	एजी12	2.5-वी

उपयोगकर्ता-परिभाषित एलईडी
विकास बोर्ड में सामान्य और एचएसएमसी उपयोगकर्ता-परिभाषित एलईडी शामिल हैं। यह अनुभाग सभी उपयोगकर्ता-परिभाषित एलईडी का वर्णन करता है। बोर्ड विशिष्ट या स्थिति एलईडी पर जानकारी के लिए, पृष्ठ 2-15 पर "स्थिति तत्व" देखें।

सामान्य एल.ई.डी
बोर्ड संदर्भ D28 से D31 तक चार उपयोगकर्ता-परिभाषित एलईडी हैं। स्थिति और डिबगिंग सिग्नल चक्रवात वीई एफपीजीए में लोड किए गए डिज़ाइन से एलईडी तक संचालित होते हैं। I/O पोर्ट पर लॉजिक 0 चलाने से एलईडी चालू हो जाती है जबकि लॉजिक 1 चलाने से एलईडी बंद हो जाती है। इन एल ई डी के लिए कोई बोर्ड-विशिष्ट कार्य नहीं हैं।

तालिका 2-15 में सामान्य एलईडी योजनाबद्ध सिग्नल नाम और उनके संबंधित चक्रवात वीई एफपीजीए पिन नंबर सूचीबद्ध हैं।

तालिका 2-15. सामान्य एलईडी योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ	ढांच के रूप में सिग्नल का नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक
डी28	USER_LED0	एके3	2.5-वी
डी29	USER_LED1	एजे4	2.5-वी
डी30	USER_LED2	एजे5	2.5-वी
डी31	USER_LED3	एके6	2.5-वी

एचएसएमसी एल.ई.डी
बोर्ड संदर्भ D20 और D21 HSMC पोर्ट के लिए LED हैं। एचएसएमसी एलईडी के लिए कोई बोर्ड-विशिष्ट कार्य नहीं हैं। एलईडी को TX और RX लेबल किया गया है, और इसका उद्देश्य कनेक्टेड डॉटरकार्ड से डेटा प्रवाह प्रदर्शित करना है। एलईडी साइक्लोन वीई एफपीजीए डिवाइस द्वारा संचालित होते हैं।

तालिका 2-16 में एचएसएमसी एलईडी योजनाबद्ध सिग्नल नाम और उनके संबंधित चक्रवात वीई एफपीजीए पिन नंबर सूचीबद्ध हैं।

तालिका 2-16. एचएसएमसी एलईडी योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ	ढांच के रूप में सिग्नल का नाम	चक्रवात वीई एफपीजीए पिन संख्या	आई/ओ मानक
D1	एचएसएमसी_आरएक्स_एलईडी	एएच12	2.5-वी
D2	HSMC_TX_LED	एएच11	2.5-वी

कैरेक्टर एलसीडी
विकास बोर्ड में एक 14-पिन 0.1″ पिच दोहरी-पंक्ति हेडर शामिल है जो 2 लाइन × 16 कैरेक्टर ल्यूमेक्स कैरेक्टर एलसीडी से इंटरफेस करता है। कैरेक्टर एलसीडी में एक 14-पिन रिसेप्टेकल होता है जो सीधे बोर्ड के 14-पिन हेडर पर माउंट होता है, इसलिए इसे डिस्प्ले के नीचे घटकों तक पहुंच के लिए आसानी से हटाया जा सकता है। आप हेडर का उपयोग डिबगिंग या अन्य उद्देश्यों के लिए भी कर सकते हैं।

तालिका 2-17 चरित्र एलसीडी पिन असाइनमेंट का सारांश प्रस्तुत करती है। सिग्नल के नाम और दिशा-निर्देश साइक्लोन वीई एफपीजीए डिवाइस से संबंधित हैं।

तालिका 2-17. कैरेक्टर एलसीडी पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ (J14)	योजनाबद्ध सिग्नल नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
7	एलसीडी_डेटा0	एजे7	2.5-वी	एलसीडी डेटा बस
8	एलसीडी_डेटा1	एके7	2.5-वी	एलसीडी डेटा बस
9	एलसीडी_डेटा2	एजे8	2.5-वी	एलसीडी डेटा बस
10	एलसीडी_डेटा3	एके8	2.5-वी	एलसीडी डेटा बस
11	एलसीडी_डेटा4	एएफ9	2.5-वी	एलसीडी डेटा बस
12	एलसीडी_डेटा5	एजी9	2.5-वी	एलसीडी डेटा बस
13	एलसीडी_डेटा6	एएच9	2.5-वी	एलसीडी डेटा बस
14	एलसीडी_डेटा7	एजे9	2.5-वी	एलसीडी डेटा बस

तालिका 2-17. कैरेक्टर एलसीडी पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ (J14)	योजनाबद्ध सिग्नल नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
4	LCD_D_Cn	एके11	2.5-वी	एलसीडी डेटा या कमांड का चयन करें
5	LCD_WEn	एके10	2.5-वी	एलसीडी लेखन सक्षम करें
6	LCD_CSn	एजे12	2.5-वी	एलसीडी चिप का चयन करें

तालिका 2-18 एलसीडी पिन परिभाषाओं को सूचीबद्ध करती है, और ल्यूमेक्स डेटा शीट से एक अंश है।

तालिका 2-18. एलसीडी पिन परिभाषाएँ और कार्य

नत्थी करना संख्या	प्रतीक	स्तर	समारोह
1	वीडीडी	—	बिजली की आपूर्ति	5 वी
2	वीएसएस	—		जीएनडी (0 वी)
3	V₀	—		एलसीडी ड्राइव के लिए
4	RS	एच / एल	रजिस्टर सेलेक्ट सिग्नल एच: डेटा इनपुट एल: निर्देश इनपुट
5	आर/डब्ल्यू	एच / एल	एच: डेटा पढ़ा गया (एमपीयू के लिए मॉड्यूल) एल: डेटा लिखना (एमपीयू से मॉड्यूल)
6	E	एच, एच से एल	सक्षम
7–14	DB0-DB7	एच / एल	डेटा बस-सॉफ़्टवेयर चयन योग्य 4-बिट या 8-बिट मोड

समय, चरित्र मानचित्र, इंटरफ़ेस दिशानिर्देश और अन्य संबंधित दस्तावेज़ीकरण जैसी अधिक जानकारी के लिए देखें www.lumex.com.

डिबग हेडर
इस विकास बोर्ड में डिबग उद्देश्यों के लिए दो 2×8 डिबग हेडर शामिल हैं। डिज़ाइन परीक्षण, डिबगिंग या त्वरित सत्यापन के लिए FPGA I/Os सीधे हेडर पर रूट करता है।

तालिका 2-19 डिबग हेडर पिन असाइनमेंट, सिग्नल नाम और फ़ंक्शंस का सारांश देती है।

तालिका 2-19. डीबग हेडर पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (1 का भाग 2)

तख़्ता संदर्भ	योजनाबद्ध संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
डिबग हैडर (J15)
1	HEADER_D0	एच21	1.5-वी	केवल डिबग उद्देश्यों के लिए सिंगल-एंडेड सिग्नल
5	HEADER_D1	जी21	1.5-वी	केवल डिबग उद्देश्यों के लिए सिंगल-एंडेड सिग्नल
9	HEADER_D2	जी22	1.5-वी	केवल डिबग उद्देश्यों के लिए सिंगल-एंडेड सिग्नल
13	HEADER_D3	ई26	1.5-वी	केवल डिबग उद्देश्यों के लिए सिंगल-एंडेड सिग्नल
4	HEADER_D4	ई25	1.5-वी	केवल डिबग उद्देश्यों के लिए सिंगल-एंडेड सिग्नल
8	HEADER_D5	सी27	1.5-वी	केवल डिबग उद्देश्यों के लिए सिंगल-एंडेड सिग्नल
12	HEADER_D6	सी26	1.5-वी	केवल डिबग उद्देश्यों के लिए सिंगल-एंडेड सिग्नल

तालिका 2-19. डीबग हेडर पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (2 का भाग 2)

तख़्ता संदर्भ	योजनाबद्ध संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
16	HEADER_D7	बी27	1.5-वी	केवल डिबग उद्देश्यों के लिए सिंगल-एंडेड सिग्नल
डिबग हैडर (J16)
1 और 2	HEADER_P0 और HEADER_N0	एच25 और एच26	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत
3 और 4	HEADER_P1 और HEADER_N1	P20 और N20	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत
7 और 8	HEADER_P2 और HEADER_N2	J22 और J23	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत
9 और 10	HEADER_P3 और HEADER_N3	डी28 और डी29	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत
13 और 14	HEADER_P4 और HEADER_N4	E27 और D27	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत
15 और 16	HEADER_P5 और HEADER_N5	H24 और J25	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत

घटक और इंटरफ़ेस
यह खंड साइक्लोन वीई एफपीजीए डिवाइस से संबंधित विकास बोर्ड के संचार पोर्ट और इंटरफ़ेस कार्ड का वर्णन करता है। विकास बोर्ड निम्नलिखित संचार बंदरगाहों का समर्थन करता है:

आरएस-232 सीरियल यूएआरटी
10 / 100 / 1000 ईथरनेट
एचएसएमसी
यूएसबी यूएआरटी

10 / 100 / 1000 ईथरनेट
विकास बोर्ड दो बाहरी मार्वल 10E100 PHY और अल्टेरा ट्रिपल-स्पीड ईथरनेट मेगाकोर मैक फ़ंक्शन का उपयोग करके दो 1000/88/1111 बेस-टी ईथरनेट का समर्थन करता है। PHY-टू-MAC इंटरफ़ेस RGMII इंटरफ़ेस को नियोजित करता है। विशिष्ट नेटवर्किंग अनुप्रयोगों के लिए FPGA में MAC फ़ंक्शन प्रदान किया जाना चाहिए। मार्वल 88E1111 PHY 2.5-V और 1.0-V पावर रेल का उपयोग करता है और एक समर्पित ऑसिलेटर से संचालित 25-मेगाहर्ट्ज संदर्भ घड़ी की आवश्यकता होती है। PHY आंतरिक चुंबकीय के साथ RJ45 मॉडल से जुड़ता है जिसका उपयोग ईथरनेट ट्रैफ़िक के साथ तांबे की लाइनों को चलाने के लिए किया जा सकता है।

चित्र 2-7 एफपीजीए (मैक) और मार्वेल 88ई1111 पीएचवाई के बीच आरजीएमआईआई इंटरफ़ेस दिखाता है।

चित्र 2-7. FPGA (MAC) और मार्वेल 88E1111 PHY के बीच RGMII इंटरफ़ेस

तालिका 2-20 ईथरनेट PHY इंटरफ़ेस पिन असाइनमेंट को सूचीबद्ध करती है

तालिका 2-20. ईथरनेट PHY पिन असाइनमेंट, सिग्नल नाम और फ़ंक्शन (1 का भाग 3)

तख़्ता संदर्भ	योजनाबद्ध संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
16	HEADER_D7	बी27	1.5-वी	केवल डिबग उद्देश्यों के लिए सिंगल-एंडेड सिग्नल
डिबग हैडर (J16)
1 और 2	HEADER_P0 और HEADER_N0	एच25 और एच26	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत
3 और 4	HEADER_P1 और HEADER_N1	P20 और N20	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत
7 और 8	HEADER_P2 और HEADER_N2	J22 और J23	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत
9 और 10	HEADER_P3 और HEADER_N3	डी28 और डी29	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत
13 और 14	HEADER_P4 और HEADER_N4	E27 और D27	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत
15 और 16	HEADER_P5 और HEADER_N5	H24 और J25	2.5-वी	केवल डिबग उद्देश्यों के लिए छद्म-विभेदक संकेत

तालिका 2-20. ईथरनेट PHY पिन असाइनमेंट, सिग्नल नाम और फ़ंक्शन (2 का भाग 3)

तख़्ता संदर्भ	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
33	ENETA_MDI_P1	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
34	ENETA_MDI_N1	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
39	ENETA_MDI_P2	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
41	ENETA_MDI_N2	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
42	ENETA_MDI_P3	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
43	ENETA_MDI_N3	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
ईथरनेट शारीरिक बनावट B (यू11)
8	ENETB_GTX_CLK	ई28	2.5-वी सीएमओएस	125-मेगाहर्ट्ज आरजीएमआईआई ट्रांसमिट घड़ी
23	ENETB_INTN	के22	2.5-वी सीएमओएस	प्रबंधन बस में व्यवधान
60	ENETB_LED_DUPLEX	—	2.5-वी सीएमओएस	डुप्लेक्स या टकराव एलईडी। उपयोग नहीं किया
70	ENETB_LED_DUPLEX	—	2.5-वी सीएमओएस	डुप्लेक्स या टकराव एलईडी। उपयोग नहीं किया
76	ENETB_LED_LINK10	—	2.5-वी सीएमओएस	10-एमबी लिंक एलईडी
74	ENETB_LED_LINK100	—	2.5-वी सीएमओएस	100-एमबी लिंक एलईडी
73	ENETB_LED_LINK1000	—	2.5-वी सीएमओएस	1000-एमबी लिंक एलईडी
58	ENETB_LED_RX	—	2.5-वी सीएमओएस	आरएक्स डेटा सक्रिय एलईडी
69	ENETB_LED_RX	—	2.5-वी सीएमओएस	आरएक्स डेटा सक्रिय एलईडी
68	ENETB_LED_TX	—	2.5-वी सीएमओएस	TX डेटा सक्रिय एलईडी
25	ENETB_MDC	ए29	2.5-वी सीएमओएस	प्रबंधन बस डेटा घड़ी
24	ENETB_MDIO	एल23	2.5-वी सीएमओएस	प्रबंधन बस डेटा
28	ENETB_RESETN	एम21	2.5-वी सीएमओएस	डिवाइस रीसेट करें
2	ENETB_RX_CLK	23 रु	2.5-वी सीएमओएस	आरजीएमआईआई को घड़ी प्राप्त हुई
95	ENETB_RX_D0	एफ25	2.5-वी सीएमओएस	RGMII डेटा बस प्राप्त करता है
92	ENETB_RX_D1	एफ26	2.5-वी सीएमओएस	RGMII डेटा बस प्राप्त करता है
93	ENETB_RX_D2	20 रु	2.5-वी सीएमओएस	RGMII डेटा बस प्राप्त करता है
91	ENETB_RX_D3	टी21	2.5-वी सीएमओएस	RGMII डेटा बस प्राप्त करता है
94	ENETB_RX_DV	एल24	2.5-वी सीएमओएस	आरजीएमआईआई को वैध डेटा प्राप्त होता है
11	ENETB_TX_D0	एफ29	2.5-वी सीएमओएस	RGMII डेटा बस संचारित करता है
12	ENETB_TX_D1	डी30	2.5-वी सीएमओएस	RGMII डेटा बस संचारित करता है
14	ENETB_TX_D2	सी30	2.5-वी सीएमओएस	RGMII डेटा बस संचारित करता है
16	ENETB_TX_D3	एफ28	2.5-वी सीएमओएस	RGMII डेटा बस संचारित करता है
9	ENETB_TX_EN	बी29	2.5-वी सीएमओएस	RGMII ट्रांसमिट सक्षम
55	ENETB_XTAL_25MHZ	—	2.5-वी सीएमओएस	25-मेगाहर्ट्ज आरजीएमआईआई ट्रांसमिट घड़ी
29	ENETB_MDI_P0	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
31	ENETB_MDI_N0	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
33	ENETB_MDI_P1	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
34	ENETB_MDI_N1	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
39	ENETB_MDI_P2	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
41	ENETB_MDI_N2	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस

तालिका 2-20. ईथरनेट PHY पिन असाइनमेंट, सिग्नल नाम और फ़ंक्शन (3 का भाग 3)

तख़्ता संदर्भ	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
42	ENETB_MDI_P3	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस
43	ENETB_MDI_N3	—	2.5-वी सीएमओएस	मीडिया पर निर्भर इंटरफ़ेस

एचएसएमसी

विकास बोर्ड HSMC इंटरफ़ेस का समर्थन करता है। HSMC इंटरफ़ेस पूर्ण SPI4.2 इंटरफ़ेस (17 LVDS चैनल), तीन इनपुट और आउटपुट घड़ियों, साथ ही J का समर्थन करता हैTAG और एसएमबी सिग्नल। एलवीडीएस चैनलों का उपयोग सीएमओएस सिग्नलिंग या एलवीडीएस के लिए किया जा सकता है।
एचएसएमसी एक अल्टेरा-विकसित ओपन स्पेसिफिकेशन है, जो आपको डॉटरकार्ड्स (एचएसएमसी) को जोड़कर विकास बोर्ड की कार्यक्षमता का विस्तार करने की अनुमति देता है।
एचएसएमसी विनिर्देश के बारे में अधिक जानकारी जैसे सिग्नलिंग मानकों, सिग्नल अखंडता, संगत कनेक्टर और यांत्रिक जानकारी के लिए, हाई स्पीड मेज़ानाइन कार्ड (एचएसएमसी) विशिष्टता मैनुअल देखें।
एचएसएमसी कनेक्टर में कुल 172 पिन हैं, जिनमें 120 सिग्नल पिन, 39 पावर पिन और 13 ग्राउंड पिन शामिल हैं। ग्राउंड पिन सिग्नल और पावर पिन की दो पंक्तियों के बीच स्थित होते हैं, जो ढाल और संदर्भ दोनों के रूप में कार्य करते हैं। एचएसएमसी होस्ट कनेक्टर सैमटेक के हाई-स्पीड, बोर्ड-टू-बोर्ड कनेक्टर के 0.5 मिमी-पिच क्यूएसएच/क्यूटीएच परिवार पर आधारित है। इस कनेक्टर में तीन बैंक हैं। बैंक 1 में प्रत्येक तीसरा पिन हटा दिया गया है जैसा कि QSH-DP/QTH-DP श्रृंखला में किया गया है। बैंक 2 और बैंक 3 में सभी पिन भरे हुए हैं जैसा कि क्यूएसएच/क्यूटीएच श्रृंखला में किया गया है। चूंकि साइक्लोन वीई एफपीजीए डेवलपमेंट बोर्ड एक ट्रांसीवर बोर्ड नहीं है, इसलिए एचएसएमसी का ट्रांसीवर पिन साइक्लोन वीई एफपीजीए डिवाइस से जुड़ा नहीं है।

चित्र 2-8 सैमटेक कनेक्टर के तीन बैंकों के संबंध में सिग्नल की बैंक व्यवस्था को दर्शाता है।

चित्र 2-8. एचएसएमसी सिग्नल और बैंक आरेख

एचएसएमसी इंटरफ़ेस में प्रोग्रामयोग्य द्वि-दिशात्मक I/O पिन हैं जिनका उपयोग 2.5-V LVCMOS के रूप में किया जा सकता है, जो 3.3-V LVTTL-संगत है। इन पिनों का उपयोग विभिन्न विभेदक I/O मानकों के रूप में भी किया जा सकता है, जिनमें 17 पूर्ण-डुप्लेक्स चैनलों के साथ एलवीडीएस, मिनी-एलवीडीएस और आरएसडीएस शामिल हैं, लेकिन इन्हीं तक सीमित नहीं हैं।
जैसा कि हाई स्पीड मेज़ानाइन कार्ड (एचएसएमसी) विशिष्टता मैनुअल में बताया गया है, एलवीडीएस और सिंगल-एंडेड आई/ओ मानकों को केवल जेनेरिक सिंगल-एंडेड पिन-आउट या जेनेरिक डिफरेंशियल पिन-आउट के अनुसार मिश्रित होने पर ही कार्य करने की गारंटी दी जाती है।

तालिका 2-21 एचएसएमसी इंटरफ़ेस पिन असाइनमेंट, सिग्नल नाम और फ़ंक्शंस को सूचीबद्ध करती है।

तालिका 2-21. एचएसएमसी इंटरफ़ेस पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (1 का भाग 3)

तख़्ता संदर्भ (J7)	ढांच के रूप में संकेत नाम	चक्रवात V E एफपीजीए पिन संख्या	आई/ओ मानक	विवरण
33	एचएसएमसी_एसडीए	एबी22	2.5-वी सीएमओएस	प्रबंधन धारावाहिक डेटा
34	एचएसएमसी_एससीएल	एसी22	2.5-वी सीएमओएस	प्रबंधन धारावाहिक घड़ी
35	JTAG_टीसीके	एसी7	2.5-वी सीएमओएस	JTAG घड़ी संकेत
36	एचएसएमसी_जेTAG_टीएमएस	—	2.5-वी सीएमओएस	JTAG मोड चयन सिग्नल
37	एचएसएमसी_जेTAG_टीडीओ	—	2.5-वी सीएमओएस	JTAG डेटा आउटपुट
38	JTAC_FPGA_TDO_RETIMER	—	2.5-वी सीएमओएस	JTAG डेटा इनपुट
39	HSMC_CLK_OUT0	एजे14	2.5-वी सीएमओएस	समर्पित CMOS क्लॉक आउट
40	HSMC_CLK_IN0	एबी16	2.5-वी सीएमओएस	समर्पित CMOS घड़ी
41	HSMC_D0	एएच10	2.5-वी सीएमओएस	समर्पित CMOS I/O बिट 0
42	HSMC_D1	एजे10	2.5-वी सीएमओएस	समर्पित CMOS I/O बिट 1
43	HSMC_D2	वाई13	2.5-वी सीएमओएस	समर्पित CMOS I/O बिट 2
44	HSMC_D3	एए14	2.5-वी सीएमओएस	समर्पित CMOS I/O बिट 3
47	HSMC_TX_D_P0	एके27	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 0 या सीएमओएस बिट 4
48	HSMC_RX_D_P0	वाई16	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 0 या सीएमओएस बिट 5
49	HSMC_TX_D_N0	एके28	एलवीडीएस या 2.5-वी	LVDS TX बिट 0n या CMOS बिट 6
50	HSMC_RX_D_N0	एए26	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 0एन या सीएमओएस बिट 7
53	HSMC_TX_D_P1	एजे27	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 1 या सीएमओएस बिट 8
54	HSMC_RX_D_P1	वाई17	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 1 या सीएमओएस बिट 9
55	HSMC_TX_D_N1	एके26	एलवीडीएस या 2.5-वी	LVDS TX बिट 1n या CMOS बिट 10
56	HSMC_RX_D_N1	वाई18	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 1एन या सीएमओएस बिट 11
59	HSMC_TX_D_P2	एजी26	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 2 या सीएमओएस बिट 12
60	HSMC_RX_D_P2	एए18	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 2 या सीएमओएस बिट 13
61	HSMC_TX_D_N2	एएच26	एलवीडीएस या 2.5-वी	LVDS TX बिट 2n या CMOS बिट 14
62	HSMC_RX_D_N2	एए19	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 2एन या सीएमओएस बिट 15
65	HSMC_TX_D_P3	एजे25	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 3 या सीएमओएस बिट 16
66	HSMC_RX_D_P3	वाई20	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 3 या सीएमओएस बिट 17
67	HSMC_TX_D_N3	एके25	एलवीडीएस या 2.5-वी	LVDS TX बिट 3n या CMOS बिट 18
68	HSMC_RX_D_N3	एए20	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 3एन या सीएमओएस बिट 19
71	HSMC_TX_D_P4	एएच24	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 4 या सीएमओएस बिट 20

तालिका 2-21. एचएसएमसी इंटरफ़ेस पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (2 का भाग 3)

तख़्ता संदर्भ (J7)	ढांच के रूप में संकेत नाम	चक्रवात V E एफपीजीए पिन संख्या	आई/ओ मानक	विवरण
72	HSMC_RX_D_P4	एए21	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 4 या सीएमओएस बिट 21
73	HSMC_TX_D_N4	एजे24	एलवीडीएस या 2.5-वी	LVDS TX बिट 4n या CMOS बिट 22
74	HSMC_RX_D_N4	एबी21	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 4एन या सीएमओएस बिट 23
77	HSMC_TX_D_P5	एएच21	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 5 या सीएमओएस बिट 24
78	HSMC_RX_D_P5	एबी19	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 5 या सीएमओएस बिट 25
79	HSMC_TX_D_N5	एजे22	एलवीडीएस या 2.5-वी	LVDS TX बिट 5n या CMOS बिट 26
80	HSMC_RX_D_N5	एसी19	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 5एन या सीएमओएस बिट 27
83	HSMC_TX_D_P6	एजे23	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 6 या सीएमओएस बिट 28
84	HSMC_RX_D_P6	एसी21	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 6 या सीएमओएस बिट 29
85	HSMC_TX_D_N6	एके23	एलवीडीएस या 2.5-वी	LVDS TX बिट 6n या CMOS बिट 30
86	HSMC_RX_D_N6	एडी20	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 6एन या सीएमओएस बिट 31
89	HSMC_TX_D_P7	एके21	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 7 या सीएमओएस बिट 32
90	HSMC_RX_D_P7	एडी19	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 7 या सीएमओएस बिट 33
91	HSMC_TX_D_N7	एके22	एलवीडीएस या 2.5-वी	LVDS TX बिट 7n या CMOS बिट 34
92	HSMC_RX_D_N7	एई20	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 7एन या सीएमओएस बिट 35
95	HSMC_CLK_OUT_P1	एई22	एलवीडीएस या 2.5-वी	एलवीडीएस या सीएमओएस क्लॉक आउट 1 या सीएमओएस बिट 36
96	HSMC_CLK_IN_P1	एबी14	एलवीडीएस या 2.5-वी	1 या सीएमओएस बिट 37 में एलवीडीएस या सीएमओएस घड़ी
97	HSMC_CLK_OUT_N1	एएफ23	एलवीडीएस या 2.5-वी	एलवीडीएस या सीएमओएस क्लॉक आउट 1 या सीएमओएस बिट 38
98	HSMC_CLK_IN_N1	एसी14	एलवीडीएस या 2.5-वी	1 या सीएमओएस बिट 39 में एलवीडीएस या सीएमओएस घड़ी
101	HSMC_TX_D_P8	एजे20	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 8 या सीएमओएस बिट 40
102	HSMC_RX_D_P8	एएफ21	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 8 या सीएमओएस बिट 41
103	HSMC_TX_D_N8	एके20	एलवीडीएस या 2.5-वी	LVDS TX बिट 8n या CMOS बिट 42
104	HSMC_RX_D_N8	एजी22	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 8एन या सीएमओएस बिट 43
107	HSMC_TX_D_P9	एजे19	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 9 या सीएमओएस बिट 44
108	HSMC_RX_D_P9	एएफ20	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 9 या सीएमओएस बिट 45
109	HSMC_TX_D_N9	एके18	एलवीडीएस या 2.5-वी	LVDS TX बिट 9n या CMOS बिट 46
110	HSMC_RX_D_N9	एजी21	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 9एन या सीएमओएस बिट 47
113	HSMC_TX_D_P10	एजे17	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 10 या सीएमओएस बिट 48
114	HSMC_RX_D_P10	एएफ18	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 10 या सीएमओएस बिट 49
115	HSMC_TX_D_N10	एजे18	एलवीडीएस या 2.5-वी	LVDS TX बिट 10n या CMOS बिट 50
116	HSMC_RX_D_N10	एएफ19	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 10एन या सीएमओएस बिट 51
119	HSMC_TX_D_P11	एके25	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 11 या सीएमओएस बिट 52
120	HSMC_RX_D_P11	एजी18	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 11 या सीएमओएस बिट 53
121	HSMC_TX_D_N11	एजी24	एलवीडीएस या 2.5-वी	LVDS TX बिट 11n या CMOS बिट 54
122	HSMC_RX_D_N11	एजी19	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 11एन या सीएमओएस बिट 55
125	HSMC_TX_D_P12	एएच19	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 12 या सीएमओएस बिट 56
126	HSMC_RX_D_P12	एके16	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 12 या सीएमओएस बिट 57
127	HSMC_TX_D_N12	एएच20	एलवीडीएस या 2.5-वी	LVDS TX बिट 12n या CMOS बिट 58

तालिका 2-21. एचएसएमसी इंटरफ़ेस पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (3 का भाग 3)

तख़्ता संदर्भ (J7)	ढांच के रूप में संकेत नाम	चक्रवात V E एफपीजीए पिन संख्या	आई/ओ मानक	विवरण
128	HSMC_RX_D_N12	एके17	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 12एन या सीएमओएस बिट 59
131	HSMC_TX_D_P13	एजी17	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 13 या सीएमओएस बिट 60
132	HSMC_RX_D_P13	एएफ16	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 13 या सीएमओएस बिट 61
133	HSMC_TX_D_N13	एएच17	एलवीडीएस या 2.5-वी	LVDS TX बिट 13n या CMOS बिट 62
134	HSMC_RX_D_N13	एजी16	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 13एन या सीएमओएस बिट 63
137	HSMC_TX_D_P14	एजे15	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 14 या सीएमओएस बिट 64
138	HSMC_RX_D_P14	एई16	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 14 या सीएमओएस बिट 65
139	HSMC_TX_D_N14	एके15	एलवीडीएस या 2.5-वी	LVDS TX बिट 14n या CMOS बिट 66
140	HSMC_RX_D_N14	एएफ15	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 14एन या सीएमओएस बिट 67
143	HSMC_TX_D_P15	एएच14	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 15 या सीएमओएस बिट 68
144	HSMC_RX_D_P15	एडी17	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 15 या सीएमओएस बिट 69
145	HSMC_TX_D_N15	एएच15	एलवीडीएस या 2.5-वी	LVDS TX बिट 15n या CMOS बिट 70
146	HSMC_RX_D_N15	एई17	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 15एन या सीएमओएस बिट 71
149	HSMC_TX_D_P16	एई15	एलवीडीएस या 2.5-वी	एलवीडीएस टीएक्स बिट 16 या सीएमओएस बिट 72
150	HSMC_RX_D_P16	एडी18	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 16 या सीएमओएस बिट 73
151	HSMC_TX_D_N16	एएफ14	एलवीडीएस या 2.5-वी	LVDS TX बिट 16n या CMOS बिट 74
152	HSMC_RX_D_N16	एई18	एलवीडीएस या 2.5-वी	एलवीडीएस आरएक्स बिट 16एन या सीएमओएस बिट 75
155	HSMC_CLK_OUT_P2	एजी23	एलवीडीएस या 2.5-वी	एलवीडीएस या सीएमओएस क्लॉक आउट 2 या सीएमओएस बिट 76
156	HSMC_CLK_IN_P2	वाई15	एलवीडीएस या 2.5-वी	2 या सीएमओएस बिट 77 में एलवीडीएस या सीएमओएस घड़ी
157	HSMC_CLK_OUT_N2	एएच22	एलवीडीएस या 2.5-वी	एलवीडीएस या सीएमओएस क्लॉक आउट 2 या सीएमओएस बिट 78
158	HSMC_CLK_IN_N2	एए15	एलवीडीएस या 2.5-वी	2 या सीएमओएस बिट 79 में एलवीडीएस या सीएमओएस घड़ी
160	HSMC_PRSNTn	एके5	2.5-वी सीएमओएस	एचएसएमसी पोर्ट उपस्थिति का पता लगाना

आरएस-232 सीरियल यूएआरटी
एक सहायक RS-9 ट्रांसीवर के साथ एक महिला कोणीय DSUB 232-पिन कनेक्टर इस बोर्ड पर एक मानक RS-232 सीरियल UART चैनल को लागू करने के लिए समर्थन प्रदान करता है। कनेक्टर में डेटा टर्मिनल डिवाइस के समान पिनआउट होते हैं और केवल एक मानक केबल की आवश्यकता होती है (पीसी इंटरफ़ेस के लिए कोई शून्य मॉडेम आवश्यक नहीं है)। एलवीटीटीएल और आरएस-232 स्तरों के बीच अनुवाद करने के लिए एक समर्पित लेवल-शिफ्टिंग बफर का उपयोग किया जाता है। बोर्ड संदर्भ डी23 और डी24 सीरियल यूएआरटी एलईडी हैं जो आरएक्स और टीएक्स गतिविधि को इंगित करने के लिए प्रकाशित होते हैं।

तालिका 2-24 आरएस-232 सीरियल यूएआरटी पिन असाइनमेंट, सिग्नल नाम और कार्यों को सूचीबद्ध करती है।

सिग्नल के नाम और प्रकार I/O सेटिंग और दिशा के संदर्भ में चक्रवात VE FPGA से संबंधित हैं।

तालिका 2-22. आरएस-232 सीरियल यूएआरटी योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ (U20)	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
14	UART_TXD	एबी9	3.3-वी	डेटा संचारित करें
15	UART_RTS	एएच6	3.3-वी	भेजने के लिए निवेदन

तालिका 2-22. आरएस-232 सीरियल यूएआरटी योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ (U20)	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
16	UART_RXD	एजी6	3.3-वी	डेटा प्राप्त करना
13	यूएआरटी_सीटीएस	एएफ8	3.3-वी	भेजने के लिए साफ़ करें

यूएसबी-UART
विकास बोर्ड सिलिकॉन लैब्स CP2104 USB-टू-UART ब्रिज का उपयोग करके USB कनेक्टर के माध्यम से UART इंटरफ़ेस का समर्थन करता है। CP2104 के साथ होस्ट संचार की सुविधा के लिए, आपको USB-टू-UART ब्रिज वर्चुअल COM पोर्ट (VCP) ड्राइवरों का उपयोग करना आवश्यक है।

वीसीपी ड्राइवर यहां उपलब्ध हैं: www.silabs.com/products/mcu/Pages/USBtoUARTBridgeVCPDrivers.aspx

तालिका 2-23 यूएसबी-यूएआरटी पिन असाइनमेंट, सिग्नल नाम और कार्यों को सूचीबद्ध करती है। सिग्नल के नाम और प्रकार I/O सेटिंग और दिशा के संदर्भ में चक्रवात VE FPGA से संबंधित हैं

तालिका 2-23. यूएसबी-यूएआरटी योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ (U20)	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
1	USB_UART_RI	एडी12	2.5-वी	रिंग सूचक नियंत्रण इनपुट (सक्रिय कम)
24	USB_UART_DCD	एडी13	2.5-वी	डेटा वाहक नियंत्रण इनपुट का पता लगाता है (सक्रिय कम)
22	यूएसबी_यूएआरटी_डीएसआर	वी12	2.5-वी	डेटा सेट तैयार नियंत्रण इनपुट (सक्रिय कम)
21	USB_UART_RXD	एएफ10	2.5-वी	अतुल्यकालिक डेटा इनपुट (UART प्राप्त)
19	यूएसबी_यूएआरटी_आरटीएस	एई12	2.5-वी	नियंत्रण आउटपुट भेजने के लिए तैयार (सक्रिय कम)
12	USB_UART_GPIO2	एई13	2.5-वी	उपयोगकर्ता-कॉन्फ़िगर करने योग्य इनपुट या आउटपुट।
23	USB_UART_DTR	एई10	2.5-वी	डेटा टर्मिनल तैयार नियंत्रण आउटपुट (सक्रिय कम)
20	USB_UART_TXD	डब्लू12	2.5-वी	अतुल्यकालिक डेटा आउटपुट (UART ट्रांसमिट)
18	यूएसबी_यूएआरटी_सीटीएस	एजे1	2.5-वी	नियंत्रण इनपुट भेजने के लिए साफ़ करें (सक्रिय कम)
15	USB_UART_SUSPENDn	—	2.5-वी	जब CP2104 USB सस्पेंड स्थिति में होता है तो पिन लॉजिक कम होता है।
17	USB_UART_SUSPEND	—	2.5-वी	जब CP2104 USB सस्पेंड स्थिति में होता है तो पिन लॉजिक हाई होता है।
9	USB_UART_RSTn	—	2.5-वी	डिवाइस रीसेट करें

याद
यह खंड विकास बोर्ड के मेमोरी इंटरफ़ेस समर्थन और चक्रवात वी ई एफपीजीए के सापेक्ष उनके सिग्नल नाम, प्रकार और कनेक्टिविटी का वर्णन करता है। विकास बोर्ड में निम्नलिखित मेमोरी इंटरफ़ेस हैं:

डीडीआर3 एसडीरैम
एलपीडीडीआर2 एसडीरैम
ईईपीरोम
सिंक्रोनस एसआरएएम
तुल्यकालिक फ्लैश

मेमोरी इंटरफ़ेस के बारे में अधिक जानकारी के लिए, निम्नलिखित दस्तावेज़ देखें:

बाहरी मेमोरी इंटरफ़ेस हैंडबुक में समय विश्लेषण अनुभाग।
बाहरी मेमोरी इंटरफ़ेस हैंडबुक में DDR, DDR2, और DDR3 SDRAM डिज़ाइन ट्यूटोरियल अनुभाग।

डीडीआर3 एसडीरैम

विकास बोर्ड बहुत उच्च गति अनुक्रमिक मेमोरी एक्सेस के लिए दो 16Mx16x8 और दो 16Mx8x8 DDR3 SDRAM इंटरफेस का समर्थन करता है।
32-बिट डेटा बस में सॉफ्ट मेमोरी कंट्रोलर (एसएमसी) इंटरफ़ेस का उपयोग करने वाले दो x16 डिवाइस शामिल हैं। एसएमसी के साथ, यह मेमोरी इंटरफ़ेस 300 जीबीपीएस से अधिक की अधिकतम सैद्धांतिक बैंडविड्थ के लिए 9.6 मेगाहर्ट्ज की लक्ष्य आवृत्ति पर चलता है। इस DDR3 डिवाइस की अधिकतम आवृत्ति 800 की CAS विलंबता के साथ 11 मेगाहर्ट्ज है।
तालिका 2-24 डीडीआर3 पिन असाइनमेंट, सिग्नल नाम और कार्यों को सूचीबद्ध करती है। सिग्नल के नाम और प्रकार I/O सेटिंग और दिशा के संदर्भ में चक्रवात VE FPGA से संबंधित हैं।

तालिका 2-24. DDR3 डिवाइस पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (1 का भाग 4)

तख़्ता संदर्भ	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
डीडीआर3 एक्स16 (यू8)
N3	डीडीआर3_ए0	ए16	1.5-वी एसएसटीएल कक्षा I	पता बस
P7	डीडीआर3_ए1	जी23	1.5-वी एसएसटीएल कक्षा I	पता बस
P3	डीडीआर3_ए2	ई21	1.5-वी एसएसटीएल कक्षा I	पता बस
N2	डीडीआर3_ए3	ई22	1.5-वी एसएसटीएल कक्षा I	पता बस
P8	डीडीआर3_ए4	ए20	1.5-वी एसएसटीएल कक्षा I	पता बस
P2	डीडीआर3_ए5	ए26	1.5-वी एसएसटीएल कक्षा I	पता बस
R8	डीडीआर3_ए6	ए15	1.5-वी एसएसटीएल कक्षा I	पता बस
R2	डीडीआर3_ए7	बी26	1.5-वी एसएसटीएल कक्षा I	पता बस
T8	डीडीआर3_ए8	एच17	1.5-वी एसएसटीएल कक्षा I	पता बस
R3	डीडीआर3_ए9	डी14	1.5-वी एसएसटीएल कक्षा I	पता बस
L7	डीडीआर3_ए10	ई23	1.5-वी एसएसटीएल कक्षा I	पता बस

तालिका 2-24. DDR3 डिवाइस पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (2 का भाग 4)

तख़्ता संदर्भ	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
R7	डीडीआर3_ए11	ई20	1.5-वी एसएसटीएल कक्षा I	पता बस
N7	डीडीआर3_ए12	सी25	1.5-वी एसएसटीएल कक्षा I	पता बस
T3	डीडीआर3_ए13	बी13	1.5-वी एसएसटीएल कक्षा I	पता बस
M2	DDR3_BA0	जे18	1.5-वी एसएसटीएल कक्षा I	बैंक का पता बस
N8	DDR3_BA1	एफ20	1.5-वी एसएसटीएल कक्षा I	बैंक का पता बस
M3	DDR3_BA2	डी19	1.5-वी एसएसटीएल कक्षा I	बैंक का पता बस
K3	DDR3_CASN	एल20	1.5-वी एसएसटीएल कक्षा I	पंक्ति का पता चुनें
K9	डीडीआर3_सीकेई	सी11	1.5-वी एसएसटीएल कक्षा I	कॉलम पता चुनें
J7	DDR3_CLK_P	जे20	डिफरेंशियल 1.5-वी एसएसटीएल क्लास I	विभेदक आउटपुट घड़ी
K7	DDR3_CLK_N	एच20	डिफरेंशियल 1.5-वी एसएसटीएल क्लास I	विभेदक आउटपुट घड़ी
L2	DDR3_CSN	जी17	1.5-वी एसएसटीएल कक्षा I	चिप चयन
E7	DDR3_DM0	डी23	1.5-वी एसएसटीएल कक्षा I	मास्क बाइट लेन लिखें
D3	DDR3_DM1	डी18	1.5-वी एसएसटीएल कक्षा I	मास्क बाइट लेन लिखें
E3	DDR3_DQ0	ए25	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 0
H8	DDR3_DQ1	डी22	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 0
F7	DDR3_DQ2	सी21	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 0
H7	DDR3_DQ3	सी19	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 0
F2	DDR3_DQ4	सी20	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 0
G2	DDR3_DQ5	सी22	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 0
F8	DDR3_DQ6	डी25	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 0
H3	DDR3_DQ7	डी20	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 0
A7	DDR3_DQ8	बी24	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 1
C3	DDR3_DQ9	ए21	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 1
A3	DDR3_DQ10	बी21	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 1
D7	DDR3_DQ11	एफ19	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 1
A2	DDR3_DQ12	सी24	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 1
C2	DDR3_DQ13	बी23	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 1
B8	DDR3_DQ14	ई18	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 1
C8	DDR3_DQ15	ए23	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 1
F3	DDR3_DQS_P0	के20	डिफरेंशियल 1.5-वी एसएसटीएल क्लास I	डेटा स्ट्रोब पी बाइट लेन 0
G3	DDR3_DQS_N0	जे19	डिफरेंशियल 1.5-वी एसएसटीएल क्लास I	डेटा स्ट्रोब एन बाइट लेन 0
C7	DDR3_DQS_P1	एल18	डिफरेंशियल 1.5-वी एसएसटीएल क्लास I	डेटा स्ट्रोब पी बाइट लेन 1
B7	DDR3_DQS_N1	के18	डिफरेंशियल 1.5-वी एसएसटीएल क्लास I	डेटा स्ट्रोब एन बाइट लेन 1
K1	DDR3_ODT	एच19	1.5-वी एसएसटीएल कक्षा I	ऑन-डाई समाप्ति सक्षम करें

तालिका 2-24. DDR3 डिवाइस पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (3 का भाग 4)

तख़्ता संदर्भ	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
J3	DDR3_RASN	ए24	1.5-वी एसएसटीएल कक्षा I	पंक्ति का पता चुनें
T2	DDR3_RESETN	एल19	1.5-वी एसएसटीएल कक्षा I	रीसेट करें
L3	DDR3_WEN	बी22	1.5-वी एसएसटीएल कक्षा I	सक्षम लिखें
L8	DDR3_ZQ01	—	1.5-वी एसएसटीएल कक्षा I	ZQ प्रतिबाधा अंशांकन
डीडीआर3 एक्स16 (यू7)
N3	डीडीआर3_ए0	ए16	1.5-वी एसएसटीएल कक्षा I	पता बस
P7	डीडीआर3_ए1	जी23	1.5-वी एसएसटीएल कक्षा I	पता बस
P3	डीडीआर3_ए2	ई21	1.5-वी एसएसटीएल कक्षा I	पता बस
N2	डीडीआर3_ए3	ई22	1.5-वी एसएसटीएल कक्षा I	पता बस
P8	डीडीआर3_ए4	ए20	1.5-वी एसएसटीएल कक्षा I	पता बस
P2	डीडीआर3_ए5	ए26	1.5-वी एसएसटीएल कक्षा I	पता बस
R8	डीडीआर3_ए6	ए15	1.5-वी एसएसटीएल कक्षा I	पता बस
R2	डीडीआर3_ए7	बी26	1.5-वी एसएसटीएल कक्षा I	पता बस
T8	डीडीआर3_ए8	एच17	1.5-वी एसएसटीएल कक्षा I	पता बस
R3	डीडीआर3_ए9	डी14	1.5-वी एसएसटीएल कक्षा I	पता बस
L7	डीडीआर3_ए10	ई23	1.5-वी एसएसटीएल कक्षा I	पता बस
R7	डीडीआर3_ए11	ई20	1.5-वी एसएसटीएल कक्षा I	पता बस
N7	डीडीआर3_ए12	सी25	1.5-वी एसएसटीएल कक्षा I	पता बस
T3	डीडीआर3_ए13	बी13	1.5-वी एसएसटीएल कक्षा I	पता बस
M2	DDR3_BA0	जे18	1.5-वी एसएसटीएल कक्षा I	बैंक का पता बस
N8	DDR3_BA1	एफ20	1.5-वी एसएसटीएल कक्षा I	बैंक का पता बस
M3	DDR3_BA2	डी19	1.5-वी एसएसटीएल कक्षा I	बैंक का पता बस
K3	DDR3_CASN	एल20	1.5-वी एसएसटीएल कक्षा I	पंक्ति का पता चुनें
K9	डीडीआर3_सीकेई	एके18	1.5-वी एसएसटीएल कक्षा I	कॉलम पता चुनें
K7	DDR3_CLK_P	जे20	1.5-वी एसएसटीएल कक्षा I	विभेदक आउटपुट घड़ी
J7	DDR3_CLK_N	एच20	1.5-वी एसएसटीएल कक्षा I	विभेदक आउटपुट घड़ी
L2	DDR3_CSN	जी17	1.5-वी एसएसटीएल कक्षा I	चिप चयन
E7	DDR3_DM2	ए19	1.5-वी एसएसटीएल कक्षा I	मास्क बाइट लेन लिखें
D3	DDR3_DM3	बी14	1.5-वी एसएसटीएल कक्षा I	मास्क बाइट लेन लिखें
F2	DDR3_DQ16	जी18	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 2
F8	DDR3_DQ17	बी18	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 2
E3	DDR3_DQ18	ए18	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 2
F7	DDR3_DQ19	एफ18	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 2
H3	DDR3_DQ20	सी14	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 2
G2	DDR3_DQ21	सी17	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 2
H7	DDR3_DQ22	बी17	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 2
H8	DDR3_DQ23	बी19	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 2
A2	DDR3_DQ24	सी15	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 3

तालिका 2-24. DDR3 डिवाइस पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (4 का भाग 4)

तख़्ता संदर्भ	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
C2	DDR3_DQ25	डी17	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 3
D7	DDR3_DQ26	सी12	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 3
A7	DDR3_DQ27	ई17	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 3
A3	DDR3_DQ28	सी16	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 3
C3	DDR3_DQ29	ए14	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 3
B8	DDR3_DQ30	डी12	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 3
C8	DDR3_DQ31	ए13	1.5-वी एसएसटीएल कक्षा I	डेटा बस बाइट लेन 3
F3	DDR3_DQS_P2	के16	डिफरेंशियल 1.5-वी एसएसटीएल क्लास I	डेटा स्ट्रोब पी बाइट लेन 2
G3	DDR3_DQS_N2	एल16	डिफरेंशियल 1.5-वी एसएसटीएल क्लास I	डेटा स्ट्रोब एन बाइट लेन 2
C7	DDR3_DQS_P3	के17	डिफरेंशियल 1.5-वी एसएसटीएल क्लास I	डेटा स्ट्रोब पी बाइट लेन 3
B7	DDR3_DQS_N3	जे17	डिफरेंशियल 1.5-वी एसएसटीएल क्लास I	डेटा स्ट्रोब एन बाइट लेन 3
K1	DDR3_ODT	एच19	1.5-वी एसएसटीएल कक्षा I	ऑन-डाई समाप्ति सक्षम करें
J3	DDR3_RASN	ए24	1.5-वी एसएसटीएल कक्षा I	पंक्ति का पता चुनें
T2	DDR3_RESETN	एल19	1.5-वी एसएसटीएल कक्षा I	रीसेट करें
L3	DDR3_WEN	बी22	1.5-वी एसएसटीएल कक्षा I	सक्षम लिखें
L8	DDR3_ZQ2	—	1.5-वी एसएसटीएल कक्षा I	ZQ प्रतिबाधा अंशांकन

एलपीडीडीआर2 एसडीरैम
LPDDR2 एक मोबाइल लो-पावर DDR2 SDRAM डिवाइस है जो 1.2 V पर संचालित होता है। यह इंटरफ़ेस FPGA डिवाइस के शीर्ष किनारे पर क्षैतिज I/O बैंकों से जुड़ता है।
डिवाइस की स्पीड 300 मेगाहर्ट्ज है। केवल x16 कॉन्फ़िगरेशन का उपयोग किया जाता है, हालांकि बोर्ड पर LPDDR2 SDRAM एक x32 डिवाइस है।
तालिका 2-25 एलपीडीडीआर2 एसडीआरएएम पिन असाइनमेंट, सिग्नल नाम और कार्यों को सूचीबद्ध करती है।
सिग्नल के नाम और प्रकार I/O सेटिंग और दिशा के संदर्भ में चक्रवात VE FPGA से संबंधित हैं।

तालिका 2-25. एलपीडीडीआर2 एसडीआरएएम योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ (U9)	ढांच के रूप में संकेत नाम	चक्रवात वीई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
एसी6	LPDDR2_CA0	वाई30	1.2-वी एचएसयूएल	पता बस
एबी6	LPDDR2_CA1	टी30	1.2-वी एचएसयूएल	पता बस
एसी7	LPDDR2_CA2	डब्लू29	1.2-वी एचएसयूएल	पता बस
एबी8	LPDDR2_CA3	एबी29	1.2-वी एचएसयूएल	पता बस
एबी9	LPDDR2_CA4	डब्लू30	1.2-वी एचएसयूएल	पता बस
W1	LPDDR2_CA5	यू29	1.2-वी एचएसयूएल	पता बस
V2	LPDDR2_CA6	एसी30	1.2-वी एचएसयूएल	पता बस
U1	LPDDR2_CA7	30 रु	1.2-वी एचएसयूएल	पता बस

तालिका 2-25. एलपीडीडीआर2 एसडीआरएएम योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ (U9)	ढांच के रूप में संकेत नाम	चक्रवात वीई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
T2	LPDDR2_CA8	टी28	1.2-वी एचएसयूएल	पता बस
T1	LPDDR2_CA9	टी25	1.2-वी एचएसयूएल	पता बस
Y2	LPDDR2_CK	वी21	विभेदक 1.2-वी एचएसयूएल	विभेदक आउटपुट घड़ी पी
Y1	LPDDR2_CKN	वी22	विभेदक 1.2-वी एचएसयूएल	विभेदक आउटपुट घड़ी एन
एसी3	LPDDR2_CKE	टी29	1.2-वी एचएसयूएल	घड़ी सक्षम
एबी3	LPDDR2_CSN	26 रु	1.2-वी एचएसयूएल	चिप चयन
एन23	LPDDR2_DM0	एजी29	1.2-वी एचएसयूएल	डेटा मास्क
एल23	LPDDR2_DM1	एबी27	1.2-वी एचएसयूएल	डेटा मास्क
एबी20	LPDDR2_DM2	—	1.2-वी एचएसयूएल	डेटा मास्क
बी20	LPDDR2_DM3	—	1.2-वी एचएसयूएल	डेटा मास्क
एए23	LPDDR2_DQ0	एजी28	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 0
वाई22	LPDDR2_DQ1	एएच30	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 0
डब्लू22	LPDDR2_DQ2	एए28	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 0
डब्लू23	LPDDR2_DQ3	एएच29	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 0
वी23	LPDDR2_DQ4	वाई28	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 0
यू22	LPDDR2_DQ5	एई30	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 0
टी22	LPDDR2_DQ6	एजे28	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 0
टी23	LPDDR2_DQ7	एडी30	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 0
एच22	LPDDR2_DQ8	एसी29	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 1
एच23	LPDDR2_DQ9	एएफ30	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 1
जी23	LPDDR2_DQ10	एए30	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 1
एफ22	LPDDR2_DQ11	एई28	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 1
ई22	LPDDR2_DQ12	एएफ29	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 1
ई23	LPDDR2_DQ13	एडी28	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 1
डी23	LPDDR2_DQ14	वी27	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 1
सी22	LPDDR2_DQ15	डब्लू28	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 1
एबी12	LPDDR2_DQ16	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 2
एसी13	LPDDR2_DQ17	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 2
एबी14	LPDDR2_DQ18	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 2
एसी14	LPDDR2_DQ19	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 2
एबी15	LPDDR2_DQ20	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 2
एसी16	LPDDR2_DQ21	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 2
एबी17	LPDDR2_DQ22	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 2
एसी17	LPDDR2_DQ23	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 2
बी17	LPDDR2_DQ24	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 3
ए17	LPDDR2_DQ25	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 3
ए16	LPDDR2_DQ26	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 3
बी15	LPDDR2_DQ27	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 3
बी14	LPDDR2_DQ28	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 3

तालिका 2-25. एलपीडीडीआर2 एसडीआरएएम योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ (U9)	ढांच के रूप में संकेत नाम	चक्रवात वीई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
ए14	LPDDR2_DQ29	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 3
ए13	LPDDR2_DQ30	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 3
बी12	LPDDR2_DQ31	—	1.2-वी एचएसयूएल	डेटा बस बाइट लेन 3
23 रु	LPDDR2_DQS0	वी26	विभेदक 1.2-वी एचएसयूएल	डेटा स्ट्रोब पी बाइट लेन 0
पी22	LPDDR2_DQSN0	यू26	विभेदक 1.2-वी एचएसयूएल	डेटा स्ट्रोब एन बाइट लेन 0
जे22	LPDDR2_DQS1	यू27	विभेदक 1.2-वी एचएसयूएल	डेटा स्ट्रोब पी बाइट लेन 1
के23	LPDDR2_DQSN1	यू28	विभेदक 1.2-वी एचएसयूएल	डेटा स्ट्रोब एन बाइट लेन 1
एबी18	LPDDR2_DQS2	—	विभेदक 1.2-वी एचएसयूएल	डेटा स्ट्रोब पी बाइट लेन 2
एसी19	LPDDR2_DQSN2	—	विभेदक 1.2-वी एचएसयूएल	डेटा स्ट्रोब एन बाइट लेन 2
बी18	LPDDR2_DQS3	—	विभेदक 1.2-वी एचएसयूएल	डेटा स्ट्रोब पी बाइट लेन 3
ए19	LPDDR2_DQSN4	—	विभेदक 1.2-वी एचएसयूएल	डेटा स्ट्रोब एन बाइट लेन 3
P1	LPDDR2_ZQ	—	1.2-वी	ZQ प्रतिबाधा अंशांकन

ईईपीरोम
इस बोर्ड में 64-Kb EEPROM डिवाइस शामिल है। इस डिवाइस में 2-वायर सीरियल इंटरफ़ेस बस I2C है।
तालिका 2-26 में EEPROM पिन असाइनमेंट, सिग्नल नाम और फ़ंक्शन सूचीबद्ध हैं। सिग्नल के नाम और प्रकार I/O सेटिंग और दिशा के संदर्भ में चक्रवात VE FPGA से संबंधित हैं।

तालिका 2-26. EEPROM योजनाबद्ध सिग्नल नाम और कार्य

तख़्ता संदर्भ (U12)	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
1	EEPROM_A0	—	3.3-वी	चिप का पता
2	EEPROM_A1	—	3.3-वी	चिप का पता
3	EEPROM_A2	—	3.3-वी	चिप का पता
5	EEPROM_SDA	एएच7	3.3-वी	सीरियल पता या डेटा
6	EEPROM_SCL	एजी7	3.3-वी	सीरियल घड़ी
7	EEPROM_WP	—	3.3-वी	प्रोटेक्ट इनपुट लिखें

सिंक्रोनस एसआरएएम
विकास बोर्ड कम-विलंबता रैंडम एक्सेस क्षमता के साथ निर्देश और डेटा भंडारण के लिए 18-एमबी मानक सिंक्रोनस एसआरएएम का समर्थन करता है। डिवाइस में 1024K x 18-बिट इंटरफ़ेस है। यह डिवाइस साझा FSM बस का हिस्सा है जो फ़्लैश मेमोरी, SRAM और MAX V CPLD 5M2210 सिस्टम कंट्रोलर से कनेक्ट होता है। डिवाइस की गति 250 मेगाहर्ट्ज सिंगल-डेटा-रेट है। इस डिवाइस के लिए कोई न्यूनतम गति नहीं है. निरंतर विस्फोट के लिए इस इंटरफ़ेस की सैद्धांतिक बैंडविड्थ 4 जीबीपीएस है। किसी भी पते के लिए पढ़ने की विलंबता दो घड़ी है जबकि लिखने की विलंबता एक घड़ी है।

तालिका 2-27 एसएसआरएएम पिन असाइनमेंट, सिग्नल नाम और कार्यों को सूचीबद्ध करती है।

तालिका 2-27. SSRAM पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (1 का भाग 2)

तख़्ता संदर्भ (U11)	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
86	SRAM_OEN	E7	2.5-वी	आउटपुट सक्षम करें
87	SRAM_WEN	D6	2.5-वी	सक्षम लिखें
37	FSM_A1	बी11	2.5-वी	पता बस
36	FSM_A2	ए11	2.5-वी	पता बस
44	FSM_A3	D9	2.5-वी	पता बस
42	FSM_A4	सी10	2.5-वी	पता बस
34	FSM_A5	ए10	2.5-वी	पता बस
47	FSM_A6	A9	2.5-वी	पता बस
43	FSM_A7	C9	2.5-वी	पता बस
46	FSM_A8	B8	2.5-वी	पता बस
45	FSM_A9	B7	2.5-वी	पता बस
35	FSM_A10	A8	2.5-वी	पता बस
32	FSM_A11	B6	2.5-वी	पता बस
33	FSM_A12	A6	2.5-वी	पता बस
50	FSM_A13	C7	2.5-वी	पता बस
48	FSM_A14	C6	2.5-वी	पता बस
100	FSM_A15	एफ13	2.5-वी	पता बस
99	FSM_A16	ई13	2.5-वी	पता बस
82	FSM_A17	A5	2.5-वी	पता बस
80	FSM_A18	A4	2.5-वी	पता बस
49	FSM_A19	J7	2.5-वी	पता बस
81	FSM_A20	H7	2.5-वी	पता बस
39	FSM_A21	J9	2.5-वी	पता बस
58	FSM_D0	एफ16	2.5-वी	डेटा बस
59	FSM_D1	ई16	2.5-वी	डेटा बस
62	FSM_D2	M9	2.5-वी	डेटा बस
63	FSM_D3	M8	2.5-वी	डेटा बस
68	FSM_D4	एफ15	2.5-वी	डेटा बस
69	FSM_D5	ई15	2.5-वी	डेटा बस

तालिका 2-27. SSRAM पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (2 का भाग 2)

तख़्ता संदर्भ (U11)	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
72	FSM_D6	ई12	2.5-वी	डेटा बस
73	FSM_D7	डी13	2.5-वी	डेटा बस
23	FSM_D8	जे15	2.5-वी	डेटा बस
22	FSM_D9	एच15	2.5-वी	डेटा बस
19	FSM_D10	ई11	2.5-वी	डेटा बस
18	FSM_D11	डी10	2.5-वी	डेटा बस
12	FSM_D12	एल10	2.5-वी	डेटा बस
13	FSM_D13	L9	2.5-वी	डेटा बस
8	FSM_D14	जी14	2.5-वी	डेटा बस
9	FSM_D15	एफ14	2.5-वी	डेटा बस
85	SRAM_ADSCN	E6	2.5-वी	पता स्थिति नियंत्रक
84	SRAM_ADSPN	जे10	2.5-वी	पता स्थिति प्रोसेसर
83	SRAM_ADVN	G6	2.5-वी	पता मान्य
93	SRAM_BWAN	A3	2.5-वी	बाइट लिखें चयन करें
94	SRAM_BWBN	A2	2.5-वी	बाइट लिखें चयन करें
97	SRAM_CE2	—	2.5-वी	चिप सक्षम 2
92	SRAM_CE3N	—	2.5-वी	चिप सक्षम 3
98	SRAM_CEN	D7	2.5-वी	चिप सक्षम 1
89	SRAM_CLK	के10	2.5-वी	घड़ी
88	SRAM_GWN	—	2.5-वी	वैश्विक लेखन सक्षम करें
31	SRAM_MODE	—	2.5-वी	विस्फोट अनुक्रम चयन
64	SRAM_ZZ	—	2.5-वी	पावर स्लीप मोड

चमक
विकास बोर्ड एफपीजीए कॉन्फ़िगरेशन डेटा, बोर्ड जानकारी, परीक्षण एप्लिकेशन डेटा और उपयोगकर्ता कोड स्थान के गैर-वाष्पशील भंडारण के लिए 512-एमबी सीएफआई-संगत सिंक्रोनस फ्लैश डिवाइस का समर्थन करता है। यह डिवाइस साझा FSM बस का हिस्सा है जो फ़्लैश मेमोरी, SSRAM और MAX V CPLD 5M2210 सिस्टम कंट्रोलर से कनेक्ट होता है। यह 16-बिट डेटा मेमोरी इंटरफ़ेस प्रति डिवाइस 52 एमबीपीएस के थ्रूपुट के लिए 832 मेगाहर्ट्ज तक बर्स्ट रीड ऑपरेशन को बनाए रख सकता है। एकल शब्द बफ़र के लिए लिखने का प्रदर्शन 270 μs है जबकि 800 K सरणी ब्लॉक के लिए मिटाने का समय 128 एमएस है। तालिका 2-28 में फ्लैश पिन असाइनमेंट, सिग्नल नाम और फ़ंक्शन सूचीबद्ध हैं। सिग्नल के नाम और प्रकार I/O सेटिंग और दिशा के संदर्भ में चक्रवात VE FPGA से संबंधित हैं।

तालिका 2-28. फ़्लैश पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (1 का भाग 3)

तख़्ता संदर्भ (U10)	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
F6	फ़्लैश_ADVN	एच12	2.5-वी	पता मान्य
B4	फ़्लैश_CEN	एच14	2.5-वी	चिप सक्षम

तालिका 2-28. फ़्लैश पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (2 का भाग 3)

तख़्ता संदर्भ (U10)	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
E6	फ़्लैश_CLK	एन12	2.5-वी	घड़ी
F8	फ़्लैश_OEN	एल11	2.5-वी	आउटपुट सक्षम करें
F7	फ़्लैश_RDYBSYN	जे12	2.5-वी	तैयार
D4	फ़्लैश_रीसेटएन	के11	2.5-वी	रीसेट करें
G8	फ़्लैश_वेन	पी12	2.5-वी	सक्षम लिखें
C6	FLASH_WPN	—	2.5-वी	लेखन - अवरोध
A1	FSM_A1	बी11	2.5-वी	पता बस
B1	FSM_A2	ए11	2.5-वी	पता बस
C1	FSM_A3	D9	2.5-वी	पता बस
D1	FSM_A4	सी10	2.5-वी	पता बस
D2	FSM_A5	ए10	2.5-वी	पता बस
A2	FSM_A6	A9	2.5-वी	पता बस
C2	FSM_A7	C9	2.5-वी	पता बस
A3	FSM_A8	B8	2.5-वी	पता बस
B3	FSM_A9	B7	2.5-वी	पता बस
C3	FSM_A10	A8	2.5-वी	पता बस
D3	FSM_A11	B6	2.5-वी	पता बस
C4	FSM_A12	A6	2.5-वी	पता बस
A5	FSM_A13	C7	2.5-वी	पता बस
B5	FSM_A14	C6	2.5-वी	पता बस
C5	FSM_A15	एफ13	2.5-वी	पता बस
D7	FSM_A16	ई13	2.5-वी	पता बस
D8	FSM_A17	A5	2.5-वी	पता बस
A7	FSM_A18	A4	2.5-वी	पता बस
B7	FSM_A19	J7	2.5-वी	पता बस
C7	FSM_A20	H7	2.5-वी	पता बस
C8	FSM_A21	J9	2.5-वी	पता बस
A8	FSM_A22	H9	2.5-वी	पता बस
G1	FSM_A23	G9	2.5-वी	पता बस
H8	FSM_A24	F8	2.5-वी	पता बस
B6	FSM_A25	E8	2.5-वी	पता बस
B8	FSM_A26	D8	2.5-वी	पता बस
F2	FSM_D0	एफ16	2.5-वी	डेटा बस
E2	FSM_D1	ई16	2.5-वी	डेटा बस
G3	FSM_D2	M9	2.5-वी	डेटा बस
E4	FSM_D3	M8	2.5-वी	डेटा बस
E5	FSM_D4	एफ15	2.5-वी	डेटा बस
G5	FSM_D5	ई15	2.5-वी	डेटा बस
G6	FSM_D6	ई12	2.5-वी	डेटा बस

तालिका 2-28. फ़्लैश पिन असाइनमेंट, योजनाबद्ध सिग्नल नाम और फ़ंक्शन (3 का भाग 3)

तख़्ता संदर्भ (U10)	ढांच के रूप में संकेत नाम	चक्रवात वी ई एफपीजीए पिन नंबर	आई/ओ मानक	विवरण
H7	FSM_D7	डी13	2.5-वी	डेटा बस
E1	FSM_D8	जे15	2.5-वी	डेटा बस
E3	FSM_D9	एच15	2.5-वी	डेटा बस
F3	FSM_D10	ई11	2.5-वी	डेटा बस
F4	FSM_D11	डी10	2.5-वी	डेटा बस
F5	FSM_D12	एल10	2.5-वी	डेटा बस
H5	FSM_D13	L9	2.5-वी	डेटा बस
G7	FSM_D14	जी14	2.5-वी	डेटा बस
E7	FSM_D15	एफ14	2.5-वी	डेटा बस

बिजली की आपूर्ति
आप लैपटॉप-शैली डीसी पावर इनपुट से विकास बोर्ड को पावर दे सकते हैं। इनपुट वॉल्यूमtagई 14 वी से 20 वी की सीमा में होना चाहिए, 4.3 ए का करंट और अधिकतम वाटtag65 डब्ल्यू का ई. डीसी वॉल्यूमtagफिर इसे बोर्ड घटकों द्वारा उपयोग किए जाने वाले विभिन्न पावर रेलों पर ले जाया जाता है और एचएसएमसी कनेक्टर्स में स्थापित किया जाता है। एक ऑन-बोर्ड मल्टी-चैनल एनालॉग-टू-डिजिटल कनवर्टर (एडीसी) कई विशिष्ट बोर्ड रेल के लिए करंट को मापता है।

बिजली वितरण प्रणाली
चित्र 2-9 विकास बोर्ड पर बिजली वितरण प्रणाली को दर्शाता है। नियामक की अक्षमताएं और साझाकरण दिखाए गए धाराओं में परिलक्षित होते हैं, जो रूढ़िवादी पूर्ण अधिकतम स्तर हैं।

चित्र 2-9. विद्युत वितरण प्रणाली

बिजली मापन
आठ बिजली आपूर्ति रेल हैं जिनमें 24-बिट अंतर एडीसी उपकरणों का उपयोग करके ऑन-बोर्ड वर्तमान बोध क्षमताएं हैं। प्रिसिजन सेंस रेसिस्टर्स करंट को मापने के लिए एडीसी के लिए प्राथमिक आपूर्ति विमान से एडीसी उपकरणों और रेलों को विभाजित करते हैं। एक SPI बस इन ADC उपकरणों को MAX V CPLD 5M2210 सिस्टम कंट्रोलर से जोड़ती है।

चित्र 2-10 बिजली माप सर्किटरी के लिए ब्लॉक आरेख दिखाता है।

चित्र 2-10. पावर मापन सर्किट

तालिका 2-29 लक्षित रेलों को सूचीबद्ध करती है। योजनाबद्ध सिग्नल नाम कॉलम मापी जा रही रेल का नाम निर्दिष्ट करता है जबकि डिवाइस पिन कॉलम रेल से जुड़े उपकरणों को निर्दिष्ट करता है।

तालिका 2-29. पावर मापन रेलें

चैनल	ढांच के रूप में संकेत नाम	वॉल्यूमtage (वी)	उपकरण नत्थी करना	विवरण
1	वीसीसी	1.1	वीसीसी	एफपीजीए कोर पावर
2	VCCAUX	2.5	VCC_AUX	सहायक
3	वीसीसीए_एफपीएलएल	2.5	वीसीसीए_एफपीएलएल	पीएलएल एनालॉग पावर
			वीसीसीपीडी3बी4ए,
			वीसीसीपीडी5ए, वीसीसीपीडी5बी, वीसीसीपीडी6ए,	I/O प्री-ड्राइवर बैंक 3बी, 4ए, 5ए, 5बी, 6ए, 7ए, और 8ए
5	VCCIO_VCCPD_2.5V	2.5	वीसीसीपीडी7ए8ए
			वीसीसीआइओ3बी,
			वीसीसीआइओ6ए, वीसीसीआइओ7ए,	वीसीसी आई/ओ बैंक 3बी, 6ए, 7ए, और 8ए
			वीसीसीआइओ8ए
7	वीसीसीआइओ_1.2वी	1.2	वीसीसीआइओ5ए, वीसीसीआइओ5बी,	वीसीसी आई/ओ बैंक 5ए और 5बी (एलपीडीडीआर2)
8	वीसीसीआइओ_1.5वी	1.5	VCCIO_4A	वीसीसी आई/ओ बैंक 4ए (डीडीआर3)

बोर्ड घटक संदर्भ

यह अध्याय चक्रवात वी ई एफपीजीए विकास बोर्ड घटकों, विनिर्माण जानकारी और बोर्ड अनुपालन विवरणों का वर्णन करता है।

बोर्ड घटक
तालिका विकास बोर्ड पर सभी घटकों के घटक संदर्भ और विनिर्माण जानकारी को सूचीबद्ध करती है।

तालिका 3-1. घटक संदर्भ और विनिर्माण जानकारी

तख़्ता संदर्भ	अवयव	उत्पादक	उत्पादन भाग संख्या	उत्पादक Webसाइट
U1	एफपीजीए, चक्रवात वीई एफ896, 149,500 एलईएस, सीसा रहित	एल्टर निगम	5CEFA7F31I7N	www.altera.com
यू13	मैक्स वी सीपीएलडी 5एम2210 सिस्टम नियंत्रक	एल्टर निगम	5M2210ZF256I5N	www.altera.com
यू18	हाई-स्पीड यूएसबी परिधीय नियंत्रक	सरो	CY7C68013A	www.cypress.com
डी1-डी16, डी18-डी31,	हरे एल.ई.डी.	ल्यूमेक्स इंक.	SML-LXT0805GW-TR	www.lumex.com
डी17	लाल एलईडी	ल्यूमेक्स इंक.	SML-LXT0805IW-TR	www.lumex.com
डी35	नीला एलईडी	ल्यूमेक्स इंक.	एसएमएल-एलएक्स0805यूएसबीसी-टीआर	www.lumex.com
SW1-SW4	चार-स्थिति डीआईपी स्विच	सी एंड के कंपोनेंट्स/आईटीटी इंडस्ट्रीज	TDA04H0SB1	www.ittcannon.com
एस 1-S8	दबाकर लगाया जाने वाला बटन	PANASONIC	EVQPAC07K	www.panasonic.com
S5	स्लाइड स्विच	ई-स्विच	ईजी९००४१८ए	www.e-switch.com
X1	प्रोग्रामयोग्य LVDS घड़ी 125M डिफ़ॉल्ट	सिलिकॉन लैब्स	570FAB000973DG	www.silabs.com
X3	100 मेगाहर्ट्ज क्रिस्टल ऑसिलेटर, ±50 पीपीएम, सीएमओएस, 2.5 वी	सिलिकॉन लैब्स	510GBA100M000BAGx	www.silabs.com
X2	50 मेगाहर्ट्ज क्रिस्टल ऑसिलेटर, ±50 पीपीएम, सीएमओएस, 2.5 वी	सिलिकॉन लैब्स	510GBA50M0000BAGx	www.silabs.com
जे12	महिला कोणीय पीसीबी WR-DSUB 9-पिन कनेक्टर	वुर्थ इलेक्ट्रॉनिक	618009231121	www.we-online.com
यू21	यूएसबी-टू-यूएआरटी ब्रिज	सिलिकॉन लैब्स	सीपी2104	www.silabs.com
जे14	2×7 पिन एलसीडी सॉकेट स्ट्रिप	Samtec	टीएसएम-107-07-जीडी	www.samtec.com
जे14	2×16 कैरेक्टर एलसीडी, 5×8 डॉट मैट्रिक्स	ल्यूमेक्स इंक.	एलसीएम-एस01602डीएसआर/सी	www.lumex.com
U14, U15	ईथरनेट PHY BASE-T डिवाइस	मार्वेल सेमीकंडक्टर	88E1111-B2- CAA1C000	www.marvell.com
जे 8, जे 9	आरजे-45 कनेक्टर, 10/100/1000 एमबीपीएस	वुर्थ इलेक्ट्रॉनिक	7499111001ए	www.we-online.com
J7	एचएसएमसी, क्यूएसएच-डीपी परिवार हाई-स्पीड सॉकेट का कस्टम संस्करण।	Samtec	एएसपी-122953-01	www.samtec.com
यू20	आरएस-232 दोहरी ट्रांसीवर	रैखिक प्रौद्योगिकी	एलटीसी2803-1	www.linear.com

तालिका 3-1. घटक संदर्भ और विनिर्माण जानकारी

तख़्ता संदर्भ	अवयव	उत्पादक	उत्पादन भाग संख्या	उत्पादक Webसाइट
यू12	64-केबी ईईपीरोम	माइक्रोचिप	24AA64	www.माइक्रोचिप.कॉम
जे 15, जे 16	2 x 8 डिबग हेडर	Samtec	टीएसएम-108-01-एल-डीवी	www.samtec.com
U7, U8	16एम × 16 × 8, 256-एमबी डीडीआर3 एसडीआरएएम	माइक्रोन	MT41J128M16	www.micron.com
U9	16एम × 32 × 8, 512-एमबी एलपीडीडीआर2 एसडीआरएएम	माइक्रोन	MT42L128M32	www.micron.com
यू11	1024K × 18 बिट 18-एमबी सिंक्रोनस एसआरएएम	इंटीग्रेटेड सिलिकॉन सॉल्यूशन, इंक.	IS61VPS102418A- 250TQL	www.issi.com
यू10	512-एमबी सिंक्रोनस फ्लैश	न्यूमोनिक्स	पीसी28एफ512पी30बीएफ	www.numonyx.com
यू35	16-चैनल अंतर 24-बिट एडीसी	रैखिक प्रौद्योगिकी	एलटीसी2418सीजीएन#पीबीएफ	www.linear.com

चीन-आरओएचएस अनुपालन का विवरण

तालिका 3-2 में किट में शामिल खतरनाक पदार्थों की सूची है।

तालिका 3-2. खतरनाक पदार्थों के नाम और सांद्रण नोट्स की तालिका (1), (2)

भाग नाम	नेतृत्व करना (पंजाब)	कैडमियम (सीडी)	हेक्सावलेंट क्रोमियम (सीआर6+)	बुध (एचजी)	पॉलीब्रोमिनेटेड बाइफिनाइल (पीबीबी)	पॉलीब्रोमिनेटेड डिफेनिल ईथर (पीबीडीई)
चक्रवात वीई विकास बोर्ड	X*	0	0	0	0	0
15 वी बिजली आपूर्ति	0	0	0	0	0	0
एबी यूएसबी केबल टाइप करें	0	0	0	0	0	0
उपयोगकर्ता गाइड	0	0	0	0	0	0

तालिका 3-2 पर नोट्स:

0 इंगित करता है कि भागों में सभी सजातीय सामग्रियों में खतरनाक पदार्थ की सांद्रता एसजे/टी11363-2006 मानक की प्रासंगिक सीमा से नीचे है।
X* इंगित करता है कि भागों में सभी सजातीय सामग्रियों में से कम से कम एक के खतरनाक पदार्थ की सांद्रता SJ/T11363-2006 मानक की प्रासंगिक सीमा से ऊपर है, लेकिन इसे EU RoHS द्वारा छूट दी गई है।

सीई ईएमआई अनुरूपता सावधानी
यह विकास किट निर्देश 2004/108/ईसी द्वारा अनिवार्य प्रासंगिक मानकों के अनुरूप वितरित की जाती है। प्रोग्राम योग्य लॉजिक उपकरणों की प्रकृति के कारण, उपयोगकर्ता के लिए किट को इस तरह से संशोधित करना संभव है कि विद्युत चुम्बकीय हस्तक्षेप (ईएमआई) उत्पन्न हो जो इस उपकरण के लिए स्थापित सीमा से अधिक हो। वितरित सामग्री में संशोधन के परिणामस्वरूप होने वाली कोई भी ईएमआई उपयोगकर्ता की जिम्मेदारी है।

अतिरिक्त जानकारी

यह अध्याय दस्तावेज़ और अल्टेरा के बारे में अतिरिक्त जानकारी प्रदान करता है।

बोर्ड संशोधन इतिहास
निम्न तालिका साइक्लोन वीई एफपीजीए डेवलपमेंट बोर्ड के सभी रिलीज के संस्करणों को सूचीबद्ध करती है।

मुक्त करना तारीख	संस्करण	विवरण
मार्च 2013	उत्पादन सिलिकॉन	■ नया बोर्ड संशोधन। नये उपकरण का भाग क्रमांक—5CEFA7F31I7N. ■ बोर्ड ने सीई अनुपालन परीक्षण पारित किया।
नवंबर 2012	इंजीनियरिंग सिलिकॉन	प्रारंभिक रिहाई।

दस्तावेज़ संशोधन इतिहास
निम्न तालिका इस दस्तावेज़ के संशोधन इतिहास को सूचीबद्ध करती है।

तारीख	संस्करण	परिवर्तन
अगस्त 2017	1.4	क्लॉक आउटपुट एसएमए कनेक्टर के लिए सही बोर्ड स्थान "ऊपरview की चक्रवात वीई एफपीजीए विकास बोर्ड की विशेषताएं” पृष्ठ 2-2 पर.
जनवरी 2017	1.3	ENETA_RX_DV पिन नंबर को ठीक किया गया पृष्ठ 2-20 पर तालिका 2-25.
सितंबर 2015	1.2	■ इसमें लिंक जोड़ा गया अल्टेरा डिज़ाइन स्टोर in "MAX V CPLD 5M2210 सिस्टम कंट्रोलर" चालू पृष्ठ 2-5. ■ डिवाइस लेबल को सही किया गया पृष्ठ 2-5 पर चित्र 2-15.
मार्च 2013	1.1	■ उत्पादन सिलिकॉन रिलीज के लिए एफपीजीए डिवाइस भाग संख्या को संशोधित किया गया। ■ के बारे में एक अनुभाग जोड़ा गया पृष्ठ 3-2 पर "सीई ईएमआई अनुरूपता सावधानी"।.
नवंबर 2012	1.0	प्रारंभिक रिहाई।

टाइपोग्राफिक कन्वेंशन
निम्न तालिका इस दस्तावेज़ द्वारा उपयोग की जाने वाली टाइपोग्राफ़िक परंपराओं को दिखाती है।

तस्वीर संकेत	अर्थ
आरंभिक पूंजी के साथ बोल्ड प्रकार पत्र	कमांड नाम, डायलॉग बॉक्स शीर्षक, डायलॉग बॉक्स विकल्प और अन्य जीयूआई लेबल इंगित करें। पूर्व के लिएampले, के रूप रक्षित करें संवाद बकस। जीयूआई तत्वों के लिए, पूंजीकरण जीयूआई से मेल खाता है।
बोल्ड प्रकार	निर्देशिका नाम, प्रोजेक्ट नाम, डिस्क ड्राइव नाम, इंगित करता है file नाम, file नाम एक्सटेंशन, सॉफ़्टवेयर उपयोगिता नाम और GUI लेबल। पूर्व के लिएampले, \qडिजाइन निर्देशिका, D: ड्राइव, और चिपट्रिप.जीडीएफ file.
आरंभिक बड़े अक्षरों के साथ इटैलिक प्रकार	दस्तावेज़ शीर्षक इंगित करें. पूर्व के लिएampले, स्ट्रैटिक्स IV डिज़ाइन दिशा-निर्देश.

चक्रवात वी ई एफपीजीए विकास बोर्ड

संदर्भ पुस्तिका

अगस्त 2017 अल्टेरा कॉर्पोरेशन

दस्तावेज़ / संसाधन

अल्टर्रा चक्रवात वी ई एफपीजीए विकास बोर्ड [पीडीएफ] उपयोगकर्ता पुस्तिका
चक्रवात वीई एफपीजीए विकास बोर्ड, चक्रवात, वीई एफपीजीए विकास बोर्ड, एफपीजीए विकास बोर्ड, विकास बोर्ड, बोर्ड

संदर्भ

उपयोगकर्ता पुस्तिका

अल्टर्रा चक्रवात वी ई एफपीजीए विकास बोर्ड

उत्पाद की जानकारी

उत्पाद उपयोग निर्देश

पूछे जाने वाले प्रश्न

ऊपरview

विकास बोर्ड ब्लॉक आरेख

बोर्ड घटक

बोर्ड ओवरview

बोर्ड घटक संदर्भ

अतिरिक्त जानकारी

दस्तावेज़ / संसाधन

संदर्भ

एक टिप्पणी छोड़ें

उत्तर रद्द