माइक्रोचिप v2.3 जनरेशन 2 डिवाइस नियंत्रक उपयोगकर्ता गाइड

इस CoreRxIODBitAlign जेनेरिक ट्रेनिंग IP का उपयोग Rx पथ में IO गियरिंग ब्लॉक में बिट अलाइनमेंट के लिए किया जाता है, जो उपयोग किए जा रहे डेटा या प्रोटोकॉल से स्वतंत्र होता है। CoreRxIODBitAlign आपको क्लॉक पथ के सापेक्ष डेटा पथ में देरी को समायोजित करने की अनुमति देता है।

CoreRxIODBitAlign सारांश

मुख्य संस्करण	यह दस्तावेज़ CoreRxIODBitAlign v2.3 पर लागू होता है
समर्थित डिवाइस	CoreRxIODBitAlign निम्नलिखित परिवारों का समर्थन करता है:
परिवार	• पोलरफ़ायर® एसओसी
	• ध्रुवीय अग्नि
	टिप्पणी: अतिरिक्त जानकारी के लिए, यहां जाएं उत्पाद पृष्ठ
समर्थित उपकरण प्रवाह	Libero® SoC v12.0 या बाद के संस्करण की आवश्यकता है
समर्थित इंटरफेस	—
लाइसेंसिंग	CoreRxIODBitAlign को लाइसेंस की आवश्यकता नहीं है
स्थापना निर्देश	CoreRxIODBitAlign को Libero SoC सॉफ़्टवेयर के IP कैटलॉग में स्वचालित रूप से इंस्टॉल किया जाना चाहिए, Libero SoC सॉफ़्टवेयर में IP कैटलॉग अपडेट फ़ंक्शन के माध्यम से, या इसे कैटलॉग से मैन्युअल रूप से डाउनलोड किया जाता है। एक बार जब IP कोर Libero SoC सॉफ़्टवेयर IP कैटलॉग में इंस्टॉल हो जाता है, तो इसे Libero प्रोजेक्ट में शामिल करने के लिए SmartDesign के भीतर कॉन्फ़िगर, जेनरेट और इंस्टेंटिएट किया जाता है।
डिवाइस उपयोग और प्रदर्शन	CoreRxIODBitAlign के लिए उपयोग और प्रदर्शन जानकारी का सारांश 8 में सूचीबद्ध है। डिवाइस उपयोग और पीईrकामकाज

CoreRxIODBitAlign परिवर्तन लॉग जानकारी

यह अनुभाग एक व्यापक अवलोकन प्रदान करता हैview सबसे हाल ही में रिलीज़ की गई नई सुविधाओं की सूची। हल की गई समस्याओं के बारे में अधिक जानकारी के लिए, 7. हल की गई समस्याएँ अनुभाग देखें।

कोरआरएक्सआईओडीबिटएलाइन v2.3	क्या है नया • MIPI-आधारित प्रशिक्षण तंत्र के लिए अद्यतन किया गया
कोरआरएक्सआईओडीबिटएलाइन v2.2	नया क्या है • शीर्ष मॉड्यूल में बाएँ और दाएँ EYE टैप विलंब जानकारी जोड़ी गई

विशेषताएँ

प्रश्न पूछें

CoreRxIODBitAlign में निम्नलिखित विशेषताएं हैं:

विभिन्न आई चौड़ाई 1–7 के साथ बिट संरेखण का समर्थन करता है
विभिन्न फ़ैब्रिक डबल डेटा रेट (DDR) मोड 2/4/3p5/5 का समर्थन करता है
स्किप और रीस्टार्ट/होल्ड तंत्र का समर्थन करता है
एलपी सिग्नलिंग स्टार्ट ऑफ फ्रेम के माध्यम से मोबाइल इंडस्ट्री प्रोसेसर इंटरफेस (एमआईपीआई) प्रशिक्षण का समर्थन करता है

बिट संरेखण के लिए 256 टैप विलंब का समर्थन करता है

कार्यात्मक विवरण

प्रश्न पूछें

Rx IOD इंटरफ़ेस के साथ CoreRxIODBitAlign

प्रश्न पूछें

निम्नलिखित चित्र CoreRxIODBitAlign का उच्च-स्तरीय ब्लॉक आरेख दिखाता है।

विवरण CoreRxIODBitAlign का संदर्भ देता है जो PolarFire® और PolarFire SoC उपकरणों का समर्थन करता है।

CoreRxIODBitAlign प्रशिक्षण प्रदान करता है और IO डिजिटल (IOD) उपकरणों और IO गियरिंग (IOG) को इंटरफेस करने के लिए भी जिम्मेदार है, ताकि डेटा को सही ढंग से कैप्चर करने के लिए विलंब को समायोजित करने के साथ एक गतिशील स्रोत के रूप में समर्थन किया जा सके।
संपूर्ण प्रशिक्षण तंत्र प्रवाह को 5. टाइमिंग आरेख अनुभाग में समझाया गया है।

CoreRxIODBitAlign गतिशील रूप से क्लॉक पथ के सापेक्ष डेटा पथ से विलंब जोड़ने या हटाने का समर्थन करता है। यहाँ RX_DDRX_DYN इंटरफ़ेस CoreRxIODBitAlign को ऊपर की दिशा में टैप विलंब जोड़कर क्लॉक-टू-डेटा मार्जिन प्रशिक्षण करने के लिए नियंत्रण प्रदान करता है। CoreRxIODBitAlign, बाद में पुनः के लिएview (प्रत्येक टैप विलंब वृद्धि का), RX_DDRX_DYN इंटरफ़ेस से फीडबैक स्थिति फ़्लैग संग्रहीत करता है।
CoreRxIODBitAlign प्रत्येक टैप वृद्धि के लिए प्रशिक्षण जारी रखता है जब तक कि RX_DDRX_DYN इंटरफ़ेस आउट-ऑफ-रेंज स्थिति तक नहीं पहुंच जाता।

अंत में, CoreRxIODBitAlign संपूर्ण फीडबैक स्थिति फ़्लैग को स्वीप करता है। यह चरण डेटा के बिट संरेखण को अनुकूलित करता है और क्लॉक किनारों से 90 डिग्री केंद्रित होने के लिए गणना करता है।
बिट संरेखण प्रशिक्षण को पूरा करने के लिए अंतिम गणना किए गए टैप विलंब को RX_DDRX_DYN इंटरफ़ेस में लोड किया जाता है।

इस CoreRxIODBitAlign द्वारा समर्थित सुविधाओं को विस्तार से निम्नानुसार सूचीबद्ध किया गया है।

गतिशील पुनः प्रशिक्षण तंत्र

प्रश्न पूछें

CoreRxIODBitAlign लगातार फीडबैक स्थिति फ़्लैग (IOD_EARLY/IOD_LATE) की निगरानी करता है और जाँचता है कि क्या फ़्लैग टॉगल हो रहे हैं।

IP सबसे पहले पहले से गणना किए गए टैप को ऊपर या नीचे की दिशा में +/- 4 टैप से समायोजित करता है। फिर भी, अगर झंडे टॉगल करते हैं, तो IP फिर से प्रशिक्षण को फिर से शुरू करता है।

होल्ड मैकेनिज्म (प्रश्न पूछें)

इस सुविधा का उपयोग तब किया जाता है जब प्रशिक्षण को होल्ड अवस्था में रखने की आवश्यकता होती है। BIT_ALGN_HOLD सक्रिय-उच्च स्तर आधारित इनपुट है और प्रशिक्षण जारी रखने के लिए इसे होल्ड करने के लिए जोर दिया जाना चाहिए और डी-असर्ट किया जाना चाहिए।

इस सुविधा को सक्षम करने के लिए कॉन्फ़िगरेटर में HOLD_TRNG पैरामीटर को 1 पर सेट किया जाना चाहिए। यह पैरामीटर डिफ़ॉल्ट रूप से 0 पर सेट होता है।

पुनः आरंभ तंत्र (प्रश्न पूछें)

इस सुविधा का उपयोग प्रशिक्षण को पुनः आरंभ करने के लिए किया जाता है। प्रशिक्षण को पुनः आरंभ करने के लिए, BIT_ALGN_RSTRT इनपुट को एक क्लॉक पल्स सीरियल क्लॉक (SCLK) के लिए अभिव्यक्त किया जाना चाहिए।

इससे IP का सॉफ्ट रीसेट आरंभ हो जाता है, जो BIT_ALGN_DONE को 0 पर तथा BIT_ALGN_START को 1 पर रीसेट कर देता है।

स्किप मैकेनिज्म (प्रश्न पूछें)

इस सुविधा का उपयोग तब किया जाता है जब प्रशिक्षण की आवश्यकता नहीं होती है, और पूर्ण प्रशिक्षण को बायपास किया जा सकता है। BIT_ALGN_SKIP सक्रिय-उच्च स्तर आधारित इनपुट है और पूर्ण प्रशिक्षण को छोड़ने के लिए इसे लागू किया जाना चाहिए।

इस सुविधा को सक्षम करने के लिए कॉन्फ़िगरेटर में SKIP_TRNG पैरामीटर को 1 पर सेट किया जाना चाहिए। यह पैरामीटर डिफ़ॉल्ट रूप से 0 पर सेट होता है।

एमआईपीआई-आधारित प्रशिक्षण तंत्र (प्रश्न पूछें)

इस सुविधा को सक्षम करने के लिए MIPI_TRNG पैरामीटर को कॉन्फ़िगरेटर में 1 पर सेट किया जाना चाहिए। यदि सेट किया जाता है, तो LP_IN इनपुट पोर्ट CoreRxIODBitAlign में जोड़ा जाता है।

आईपी, LP_IN इनपुट पोर्ट के गिरते किनारे का पता लगाता है, जो प्रशिक्षण शुरू करने के लिए फ्रेम की वैध शुरुआत को इंगित करता है।

CoreRxIODBitAlign पैरामीटर और इंटरफ़ेस सिग्नल

प्रश्न पूछें

कॉन्फ़िगरेशन GUI पैरामीटर (प्रश्न पूछें)

इस कोर रिलीज़ के लिए कोई कॉन्फ़िगरेशन पैरामीटर नहीं हैं।

बंदरगाह (प्रश्न पूछें)

निम्न तालिका CoreRxIODBitAlign के डिजाइन में प्रयुक्त इनपुट और आउटपुट सिग्नलों को सूचीबद्ध करती है।

तालिका 3-1. इनपुट और आउटपुट सिग्नल

संकेत	दिशा	पोर्ट की चौड़ाई (बिट्स)	विवरण
घड़ियों और रीसेट करें
रेशम	इनपुट	1	कपड़े की घड़ी
पीएलएल_लॉक	इनपुट	1	पीएलएल लॉक
रीसेट करें	इनपुट	1	सक्रिय-निम्न अतुल्यकालिक रीसेट
डेटा बस और नियंत्रण
IOD_प्रारंभिक	इनपुट	1	डेटा आई मॉनिटर प्रारंभिक ध्वज
IOD_लेट	इनपुट	1	डेटा आई मॉनिटर लेट फ्लैग
आईओडी_ ओओआर	इनपुट	1	विलंब रेखा के लिए डेटा आई मॉनिटर आउट-ऑफ-रेंज ध्वज
बिट_ALGN_EYE_IN	इनपुट	3	उपयोगकर्ता डेटा आई मॉनिटर की चौड़ाई निर्धारित करता है
बिट_ALGN_RSTRT	इनपुट	1	बिट एलाइन ट्रेनिंग पुनः आरंभ (पल्स-आधारित अभिकथन) 1— ट्रेनिंग पुनः आरंभ 0— कोई पुनः आरंभ ट्रेनिंग नहीं
BIT_ALGN_CLR_FLGS	उत्पादन	1	जल्दी या देर से आने वाले झण्डे साफ़ करें
बिट_ALGN_लोड	उत्पादन	1	डिफ़ॉल्ट लोड करें
बिट_ALGN_DIR	उत्पादन	1	विलंब रेखा ऊपर या नीचे दिशा 1— ऊपर (1 टैप बढ़ाएँ) 0— नीचे (1 टैप घटाएँ)
बिट_ALGN_मूव	उत्पादन	1	मूव पल्स पर विलंब बढ़ाएँ
बिट_संरेखित_छोड़ें	इनपुट	1	बिट एलाइन प्रशिक्षण छोड़ें (स्तर आधारित अभिकथन) 1— प्रशिक्षण छोड़ें और केवल तभी मान्य है जब SKIP_TRNG पैरामीटर 1 पर सेट हो 0— प्रशिक्षण सामान्य रूप से जारी रहना चाहिए
बिट_संरेखित_होल्ड	इनपुट	1	बिट संरेखित प्रशिक्षण होल्ड (स्तर आधारित अभिकथन) 1— प्रशिक्षण रोकें और केवल तभी मान्य करें जब HOLD_TRNG पैरामीटर 1 पर सेट हो 0— प्रशिक्षण सामान्य रूप से जारी रहना चाहिए
बिट_संरेखित_त्रुटि	उत्पादन	1	बिट एलाइन प्रशिक्षण त्रुटि (स्तर-आधारित अभिकथन) 1— त्रुटि 0— कोई त्रुटि नहीं
बिट_ALGN_स्टार्ट	उत्पादन	1	बिट एलाइन प्रशिक्षण प्रारंभ (स्तर-आधारित अभिकथन) 1— प्रारंभ हुआ 0— प्रारंभ नहीं हुआ
बिट_ALGN_संपन्न	उत्पादन	1	बिट एलाइन प्रशिक्षण पूर्ण (स्तर आधारित अभिकथन) 1— पूर्ण 0— पूर्ण नहीं

संकेत	दिशा	पोर्ट की चौड़ाई (बिट्स)	विवरण
एलपी_आईएन	इनपुट	1	MIPI-आधारित फ़्रेम प्रशिक्षण (स्तर आधारित अभिकथन) 1— सक्रिय-निम्न सिग्नल को फ्रेम की शुरुआत को इंगित करने के लिए निम्न स्तर पर होना चाहिए और फ्रेम के अंत में ही इसे समाप्त करना चाहिए। 0— प्रशिक्षण सामान्य रूप से चलना चाहिए और इस सिग्नल को आंतरिक रूप से कम बांधा जाना चाहिए।
DEM_बिट_ALGN_TAPDLY	उत्पादन	8	गणना की गई TAP विलंबता, तथा IP द्वारा BIT_ALGN_DONE को उच्च सेट किए जाने पर मान्य।
RX_बिट_ALIGN_LEFT_WIN	उत्पादन	8	बायाँ डेटा आई मॉनिटर मान टिप्पणी: ये मान केवल तभी वैध होते हैं जब आउटपुट BIT_ALGN_DONE को 1 पर सेट किया जाता है और आउटपुट BIT_ALGN_START को 0 पर सेट किया जाता है। यदि पैरामीटर SKIP_TRNG सेट है तो यह 0 लौटाता है।
RX_बिट_ALIGN_RGHT_WIN	उत्पादन	8	राइट डेटा आई मॉनिटर वैल्यू टिप्पणी: ये मान केवल तभी वैध होते हैं जब आउटपुट BIT_ALGN_DONE को 1 पर सेट किया जाता है और आउटपुट BIT_ALGN_START को 0 पर सेट किया जाता है। यदि पैरामीटर SKIP_TRNG सेट है तो यह 0 लौटाता है।

लिबरो डिज़ाइन सूट में CoreRxIODBitAlign को लागू करना

प्रश्न पूछें

स्मार्टडिज़ाइन (प्रश्न पूछें)

CoreRxIODBitAlign स्मार्टडिज़ाइन IP परिनियोजन डिज़ाइन वातावरण में पहले से इंस्टॉल है। निम्न चित्र एक उदाहरण दिखाता हैampतत्काल CoreRxIODBitAlign का ले.
कोर को स्मार्टडिज़ाइन में कॉन्फ़िगरेशन विंडो का उपयोग करके कॉन्फ़िगर किया जाता है, जैसा कि चित्र 4-2 में दिखाया गया है।

कोर को इंस्टैंसिएट करने और उत्पन्न करने के लिए स्मार्टडिज़ाइन का उपयोग करने के बारे में अधिक जानकारी के लिए देखें स्मार्टडिज़ाइन उपयोगकर्ता गाइड.

SmartDesign में CoreRxIODBitAlign को कॉन्फ़िगर करना (प्रश्न पूछें)

कोर को स्मार्टडिज़ाइन के भीतर कॉन्फ़िगरेशन GUI का उपयोग करके कॉन्फ़िगर किया गया है जैसा कि निम्नलिखित चित्र में दिखाया गया है।

सिमुलेशन प्रवाह (प्रश्न पूछें)

CoreRxIODBitAlign के लिए उपयोगकर्ता परीक्षण बेंच सभी रिलीज़ में शामिल है।
सिमुलेशन चलाने के लिए, निम्नलिखित चरण निष्पादित करें: स्मार्टडिज़ाइन में उपयोगकर्ता टेस्टबेंच प्रवाह का चयन करें, और फिर जनरेट फलक पर सहेजें और जनरेट करें पर क्लिक करें।

उपयोगकर्ता टेस्टबेंच का चयन कोर टेस्टबेंच कॉन्फ़िगरेशन GUI के माध्यम से किया जाता है। जब स्मार्टडिज़ाइन Libero® SoC प्रोजेक्ट तैयार करता है, तो यह उपयोगकर्ता टेस्टबेंच को इंस्टॉल करता है files.
उपयोगकर्ता परीक्षणबेंच चलाने के लिए, Libero SoC डिज़ाइन पदानुक्रम फलक में CoreRxIODBitAlign इंस्टैंसिएशन पर डिज़ाइन रूट सेट करें, और फिर Libero SoC डिज़ाइन प्रवाह विंडो में सिमुलेशन पर क्लिक करें।

यह ModelSim® को आमंत्रित करता है और स्वचालित रूप से सिमुलेशन चलाता है।
निम्नलिखित आंकड़ा एक पूर्व दिखाता हैampसिमुलेशन सबसिस्टम का एक भाग। यह सिमुलेशन के लिए CoreRxIODBitAlign के साथ लूपबैक मोड में IOG_IOD घटक DDRX4 और DDTX4 का उपयोग करता है।
यहां, उत्पन्न PRBS डेटा को DDTX4 द्वारा क्रमिक रूप से DDRX4 तक प्रेषित किया जाता है और अंत में, प्रशिक्षण पूरा होने के बाद डेटा अखंडता की जांच के लिए PRBS चेकर का उपयोग किया जाता है।

लिबरो एसओसी में संश्लेषण (प्रश्न पूछें)

कॉन्फ़िगरेशन GUI में चयनित कॉन्फ़िगरेशन के साथ संश्लेषण चलाने के लिए, डिज़ाइन रूट को उचित रूप से सेट करें। डिज़ाइन लागू करें के अंतर्गत, डिज़ाइन फ़्लो टैब में, सिंथेसाइज़ पर राइट-क्लिक करें और रन पर क्लिक करें।

लिबरो एसओसी में स्थान और मार्ग (प्रश्न पूछें)

डिज़ाइन रूट को उचित रूप से सेट करने और सिंथेसिस चलाने के बाद डिज़ाइन फ़्लो टैब में इम्प्लीमेंट डिज़ाइन के अंतर्गत प्लेस एंड रूट पर राइट-क्लिक करें और रन पर क्लिक करें।

सिस्टम एकीकरण (प्रश्न पूछें)

यह अनुभाग CoreRxIODBitAlign के एकीकरण को आसान बनाने के संकेत देता है।
उपयोग किया गया Rx/Tx IOG कई इनपुट और आउटपुट मोड का समर्थन करता है। अंतिम सिलिकॉन विशेषता के आधार पर ये डेटा और क्लॉक दरें धीमी और कुछ मामलों में तेज़ हो सकती हैं।
निम्न तालिका में डेटा और घड़ी दर सूचीबद्ध है।

तालिका 4-1. डेटा और क्लॉक दर

आईओजी मोड	दिशा	गियर अनुपात	अधिकतम IO डेटा दर अपेक्षित	IO घड़ी दर	मुख्य घड़ी दर	डेटा प्रकार
डीडीआरएक्स4	इनपुट	8:1	1600 एमबीपीएस	800 मेगाहर्ट्ज	200 मेगाहर्ट्ज	डीडीआर

निम्नलिखित आंकड़ा एक पूर्व दिखाता हैampCoreRXIODBitAlign सबसिस्टम एकीकरण का विवरण।

पूर्ववर्ती सबसिस्टम सिमुलेशन के लिए CoreRxIODBitAlign के साथ लूपबैक मोड में IOG_IOD घटक DDRX4 और DDTX4 का उपयोग करता है। यहाँ, उत्पन्न PRBS डेटा IOG_IOD_DDRTX4_0 द्वारा, क्रमिक रूप से IOG_IOD_DDRX4_PF_0 को प्रेषित किया जाता है।
CoreRxIODBitAlign घटक IOG_IOD_DDRX1_PF_0 के साथ प्रशिक्षण करता है (BIT_ALIGN_START को 4 पर सेट करता है, BIT_ALIGN_DONE को 0 पर सेट करता है), और अंत में, एक बार प्रशिक्षण पूरा हो जाने पर (BIT_ALIGN_START को 0 पर सेट करता है, BIT_ALIGN_DONE को 1 पर सेट करता है) डेटा अखंडता की जांच के लिए PRBS चेकर का उपयोग किया जाता है।

टेस्टबेंच (प्रश्न पूछें)

CoreRxIODBitAlign के सत्यापन और परीक्षण के लिए एक एकीकृत टेस्टबेंच का उपयोग किया जाता है जिसे उपयोगकर्ता टेस्टबेंच कहा जाता है।

उपयोगकर्ता टेस्टबेंच (प्रश्न पूछें)

CoreRxIODBitAlign के रिलीज़ के साथ यूजर टेस्टबेंच शामिल है जो CoreRxIODBitAlign की कुछ विशेषताओं को सत्यापित करता है। निम्न चित्र CoreRxIODBitAlign यूजर टेस्टबेंच दिखाता है।
जैसा कि पूर्ववर्ती चित्र में दिखाया गया है, उपयोगकर्ता परीक्षणबेंच में लूपबैक मोड में सत्यापन के लिए एक माइक्रोचिप डायरेक्टकोर CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX, और IOG_IOD_RX शामिल है।
जब घड़ी स्थिर होती है तो क्लॉक कंडीशनिंग सर्किट (CCC) CORE_CLK और IO_CLK को चलाता है।
PRBS_GEN समानांतर डेटा को IOG_IOD_TX तक पहुंचाता है, और फिर IOG_ID_RX समानांतर रूप से सीरियल डेटा प्राप्त करता है।
CoreRxIODBitAlign DUT IOD_CTRL सिग्नल के साथ प्रशिक्षण करता है। एक बार प्रशिक्षण पूरा हो जाने पर, PRBS_CHK ब्लॉक को डेटा अखंडता के लिए IOG_IOD_RX ब्लॉक से डेटा की जाँच करने में सक्षम किया जाता है।
महत्वपूर्ण: उपयोगकर्ता टेस्टबेंच केवल निश्चित कॉन्फ़िगरेशन का समर्थन करता है।

समय आरेख

(प्रश्न पूछें)

यह अनुभाग CoreRxIODBitAlign के समय आरेख का वर्णन करता है।

CoreRxIODBitAlign प्रशिक्षण समय आरेख (प्रश्न पूछें)

निम्नलिखित समय आरेख एक उदाहरण हैampनिम्नलिखित मापदंडों के साथ एक प्रशिक्षण अनुक्रम का निर्माण।
CoreRxIODBitAlign फैब्रिक क्लॉक या SCLK, या CCC या PLL घटक से OUT2_FABCLK_* के आधार पर काम करता है, और उपयोग किया गया PF_IOD_GENERIC_RX IOD घटक बिट संरेखण के लिए OUT*_HS_IO_CLK_* या बैंक क्लॉक या BCLK के आधार पर काम करता है। यहाँ, PF_IOD_GENERIC_RX IOD घटक बिट संरेखण के लिए सीरियल डेटा प्राप्त करता है। उदाहरण के लिएampउदाहरण के लिए, यदि आवश्यक डेटा दर DDRx1000 फैब्रिक मोड पर 4 एमबीपीएस है, तो OUT2_FABCLK_0 या SCLK को PLL या CCC घटक से 125 मेगाहर्ट्ज के रूप में संचालित किया जाना चाहिए और OUT0_HS_IO_CLK_0 या BCLK से PF_IOD_GENERIC_RX को 500 मेगाहर्ट्ज होना चाहिए।
CoreRxIODBitAlign, PLL_LOCK के स्थिर होने और उच्च स्तर पर संचालित होने के बाद प्रशिक्षण शुरू करता है। फिर BIT_ALGN_START को उच्च स्तर पर और BIT_ALGN_DONE को निम्न स्तर पर चलाकर प्रशिक्षण की शुरुआत करता है और फिर PF_IOD_GENERIC_RX घटक में डिफ़ॉल्ट सेटिंग्स को लोड करने के लिए आउटपुट BIT_ALGN_LOAD को चलाता है। BIT_ALGN_CLR_FLGS का उपयोग IOD_EARLY, IOD_LATE और BIT_ALGN_OOR फ़्लैग को साफ़ करने के लिए किया जाता है।

CoreRxIODBitAlign प्रत्येक TAP के लिए BIT_ALGN_MOVE के बाद BIT_ALGN_CLR_FLGS के साथ आगे बढ़ता है और IOD_EARLY तथा IOD_LATE फ़्लैग रिकॉर्ड करता है। एक बार जब BIT_ALGN_OOR को PF_IOD_GENERIC_RX घटक द्वारा उच्च सेट कर दिया जाता है, तो CoreRxIODBitAlign रिकॉर्ड किए गए EARLY तथा LATE फ़्लैग को स्वीप करता है तथा क्लॉक तथा डेटा बिट संरेखण के लिए आवश्यक TAP विलंब की गणना करने के लिए इष्टतम प्रारंभिक तथा लेट फ़्लैग ढूँढता है।
CoreRxIODBitAlign गणना किए गए TAP विलंब को लोड करता है और प्रशिक्षण के पूरा होने को इंगित करने के लिए BIT_ALGN_START को कम और BIT_ALGN_DONE को उच्च चलाता है।
CoreRxIODBitAlign गतिशील रूप से पुनः प्रशिक्षण जारी रखता है यदि यह PF_IOD_GENERIC_RX घटक से शोर IOD_EARLY या IOD_LATE फ़ीडबैक अभिकथन का पता लगाता है। यहाँ, BIT_ALGN_DONE को रीसेट किया जाता है और कम किया जाता है और BIT_ALGN_START को CoreRxIODBitAlign द्वारा प्रशिक्षण के पुनः आरंभ को इंगित करने के लिए फिर से उच्च किया जाता है। टाइम-आउट काउंटर जब टाइम-आउट स्थिति पर पहुँचता है, तो प्रशिक्षण के अंत में BIT_ALGN_ERR का अभिकथन करता है।

CoreRxIODBitAlign अंतिम उपयोगकर्ता के लिए पुनः आरंभ तंत्र भी प्रदान करता है ताकि जब भी आवश्यक हो प्रशिक्षण पुनः आरंभ किया जा सके। BIT_ALGN_RSTRT इनपुट सक्रिय-उच्च पल्स है जिसे उच्च संचालित किया जाना चाहिए, उदाहरण के लिएampले, आठ घड़ियाँ.
यहां BIT_ALGN_DONE को रीसेट करके कम कर दिया जाता है, तथा BIT_ALGN_START को CoreRxIODBitAlign द्वारा पुनः उच्च कर दिया जाता है, ताकि प्रशिक्षण की नई शुरुआत का संकेत मिल सके।
CoreRxIODBitAlign प्रशिक्षण को बीच में रोकने के लिए एक होल्डिंग मैकेनिज्म भी प्रदान करता है। यहाँ HOLD_TRNG पैरामीटर को 1 पर सेट किया जाना चाहिए, और फिर CoreRxIODBitAlign को BIT_ALGN_HOLD इनपुट का उपयोग करना चाहिए और सक्रिय-उच्च स्तर के आधार पर तब तक जोर देना चाहिए जब तक कि CoreRxIODBitAlign को प्रशिक्षण को रोकने की आवश्यकता न हो और फिर इनपुट BIT_ALGN_HOLD के कम होने पर प्रशिक्षण जारी रखना चाहिए।

अतिरिक्त संदर्भ

(प्रश्न पूछें)

यह अनुभाग अतिरिक्त जानकारी की सूची प्रदान करता है।
सॉफ़्टवेयर, डिवाइस और हार्डवेयर के बारे में अपडेट और अतिरिक्त जानकारी के लिए, बौद्धिक संपदा पृष्ठ पर जाएँ माइक्रोचिप FPGA बौद्धिक संपदा कोर.

ज्ञात समस्याएँ और समाधान (प्रश्न पूछें)

CoreRxIODBitAlign v2.3 में कोई ज्ञात सीमाएँ या समाधान नहीं हैं।

बंद की गई सुविधाएँ और डिवाइस (प्रश्न पूछें)

CoreRxIODBitAlign v2.3 में कोई भी बंद की गई सुविधा या डिवाइस नहीं है।

हल किए गए मुद्दे

(प्रश्न पूछें)

निम्न तालिका विभिन्न CoreRxIODbitAlign रिलीज़ के लिए सभी हल किए गए मुद्दों को सूचीबद्ध करती है।

तालिका 7-1. हल किए गए मुद्दे

मुक्त करना	विवरण
2.3	इस v2.3 रिलीज़ में कोई भी समस्या हल नहीं हुई है
2.2	इस v2.2 रिलीज़ में कोई भी समस्या हल नहीं हुई है
1.0	प्रारंभिक रिहाई

डिवाइस का उपयोग और प्रदर्शन

(प्रश्न पूछें)

CoreRxIODBitAlign मैक्रो को निम्नलिखित तालिका में सूचीबद्ध परिवारों में कार्यान्वित किया गया है।

तालिका 8-1. डिवाइस उपयोग और प्रदर्शन

उपकरण विवरण		एफपीजीए संसाधन			प्रदर्शन (मेगाहर्ट्ज)
परिवार	उपकरण	फिल्म समारोह निदेशालय	एलयूटीएस	तर्क तत्वों	रेशम
पोलरफायर®	एमपीएफ300टीएस	788	1004	1432	261
पोलरफायर एसओसी	एमपीएफ250टीएस	788	1004	1416	240

महत्वपूर्ण: द पूर्ववर्ती तालिका में डेटा Libero® SoC v2023.2 का उपयोग करके प्राप्त किया गया है।

पूर्ववर्ती तालिका में डेटा विशिष्ट संश्लेषण और लेआउट सेटिंग्स का उपयोग करके प्राप्त किया गया है।
निम्नलिखित शीर्ष-स्तरीय कॉन्फ़िगरेशन GUI पैरामीटर्स को उनके डिफ़ॉल्ट मानों से संशोधित किया गया है।
निम्नलिखित डिफ़ॉल्ट मान हैं:
- SKIP_TRNG = 1
- होल्ड_TRNG = 1
- एमआईपीआई_टीआरएनजी = 1
- DEM_TAP_WAIT_CNT_WIDTH = 3

प्रदर्शन संख्या प्राप्त करने के लिए उपयोग की जाने वाली घड़ी की बाध्यताएँ निम्नलिखित हैं:
- एससीएलके = 200 मेगाहर्ट्ज
- स्पीड ग्रेड = −1
थ्रूपुट की गणना निम्न प्रकार से की जाती है: (बिट चौड़ाई/चक्रों की संख्या) × क्लॉक दर (प्रदर्शन)।

संशोधन इतिहास

(प्रश्न पूछें)

संशोधन इतिहास दस्तावेज़ में लागू किए गए परिवर्तनों का वर्णन करता है। परिवर्तनों को संशोधन के अनुसार सूचीबद्ध किया गया है, जो सबसे हालिया प्रकाशन से शुरू होता है।

तालिका 9-1। संशोधन इतिहास

दोहराव	तारीख	विवरण
B	02/2024	दस्तावेज़ के संशोधन बी में परिवर्तनों की सूची निम्नलिखित है: • CoreRxIODBitAlign v2.3 के लिए अपडेट किया गया • परिचय अनुभाग में परिवर्तन लॉग जानकारी जोड़ी गई • अपडेट किया गया 8. डिवाइस उपयोग और प्रदर्शन अनुभाग • 7. हल किए गए मुद्दे अनुभाग जोड़ा गया
A	03/2022	दस्तावेज़ के संशोधन ए में परिवर्तनों की सूची निम्नलिखित है: • दस्तावेज़ को माइक्रोचिप टेम्पलेट में माइग्रेट कर दिया गया • दस्तावेज़ संख्या 50200861 से बदलकर DS50003255 कर दी गई
3	—	दस्तावेज़ के संशोधन 3 में परिवर्तनों की सूची निम्नलिखित है: • CoreRxIODBitAlign v2.2 के लिए अद्यतन किया गया. • शीर्ष पर बाएं और दाएं डेटा आई सिग्नल के लिए उपयोगकर्ता गाइड को अपडेट किया गया। अतिरिक्त जानकारी के लिए, चित्र 2-1 और 3.2 देखें। पोर्ट।
2	—	दस्तावेज़ के संशोधन 2 में परिवर्तनों की सूची निम्नलिखित है: • CoreRxIODBitAlign v2.1 के लिए अद्यतन किया गया. • अद्यतन: 2. कार्यात्मक विवरण और 5. समय आरेख।
1	—	संशोधन 1.0 इस दस्तावेज़ का पहला प्रकाशन था। CoreRxIODBitAlign v2.0 के लिए बनाया गया।

माइक्रोचिप एफपीजीए समर्थन

माइक्रोचिप एफपीजीए उत्पाद समूह ग्राहक सेवा, ग्राहक तकनीकी सहायता केंद्र सहित विभिन्न सहायता सेवाओं के साथ अपने उत्पादों का समर्थन करता है webसाइट, और विश्वव्यापी बिक्री कार्यालय।
ग्राहकों को समर्थन से संपर्क करने से पहले माइक्रोचिप ऑनलाइन संसाधनों पर जाने का सुझाव दिया जाता है क्योंकि यह बहुत संभावना है कि उनके प्रश्नों का उत्तर पहले ही दे दिया गया है।
के माध्यम से तकनीकी सहायता केंद्र से संपर्क करें webसाइट पर www.microchip.com/support. उल्लेख करें

FPGA डिवाइस पार्ट नंबर, उपयुक्त केस श्रेणी का चयन करें, और डिज़ाइन अपलोड करें files तकनीकी सहायता मामला बनाते समय।
गैर-तकनीकी उत्पाद समर्थन के लिए ग्राहक सेवा से संपर्क करें, जैसे उत्पाद मूल्य निर्धारण, उत्पाद उन्नयन, अद्यतन जानकारी, ऑर्डर की स्थिति और प्राधिकरण।
उत्तरी अमेरिका से, 8002621060 पर कॉल करें
बाकी दुनिया से, 6503184460 पर कॉल करें
दुनिया में कहीं से भी फ़ैक्स करें, 6503188044

माइक्रोचिप सूचना

माइक्रोचिप Webसाइट

माइक्रोचिप हमारे माध्यम से ऑनलाइन समर्थन प्रदान करता है webसाइट पर www.माइक्रोचिप.कॉम/. यह webसाइट बनाने के लिए प्रयोग किया जाता है fileग्राहकों के लिए आसानी से उपलब्ध जानकारी और जानकारी। उपलब्ध सामग्री में से कुछ में शामिल हैं:

उत्पाद समर्थन - डेटाशीट और इरेटा, एप्लिकेशन नोट्स और एसampसॉफ्टवेयर प्रोग्राम, डिजाइन संसाधन, उपयोगकर्ता गाइड और हार्डवेयर समर्थन दस्तावेज, नवीनतम सॉफ्टवेयर रिलीज और संग्रहीत सॉफ्टवेयर
सामान्य तकनीकी सहायता - अक्सर पूछे जाने वाले प्रश्न (एफएक्यू), तकनीकी सहायता अनुरोध, ऑनलाइन चर्चा समूह, माइक्रोचिप डिज़ाइन पार्टनर प्रोग्राम सदस्य सूची
माइक्रोचिप का व्यवसाय – उत्पाद चयनकर्ता और ऑर्डरिंग गाइड, नवीनतम माइक्रोचिप प्रेस विज्ञप्तियां, सेमिनार और कार्यक्रमों की सूची, माइक्रोचिप बिक्री कार्यालयों, वितरकों और फैक्ट्री प्रतिनिधियों की सूची

उत्पाद परिवर्तन अधिसूचना सेवा

माइक्रोचिप की उत्पाद परिवर्तन अधिसूचना सेवा ग्राहकों को माइक्रोचिप उत्पादों पर अद्यतन रखने में मदद करती है।
जब भी किसी निर्दिष्ट उत्पाद परिवार या विकास उपकरण से संबंधित परिवर्तन, अद्यतन, संशोधन या त्रुटियाँ होंगी, तो ग्राहकों को ईमेल सूचनाएं प्राप्त होंगी।
पंजीकरण के लिए, यहां जाएं www.microchip.com/pcn और पंजीकरण निर्देशों का पालन करें।

ग्राहक सहेयता

माइक्रोचिप उत्पादों के उपयोगकर्ता कई माध्यमों से सहायता प्राप्त कर सकते हैं:
वितरक या प्रतिनिधि
स्थानीय बिक्री कार्यालय
एंबेडेड सॉल्यूशंस इंजीनियर (ESE)
तकनीकी समर्थन
ग्राहकों को सहायता के लिए अपने वितरक, प्रतिनिधि या ईएसई से संपर्क करना चाहिए। स्थानीय बिक्री कार्यालय भी ग्राहकों की मदद के लिए उपलब्ध हैं। बिक्री कार्यालयों और स्थानों की सूची इस दस्तावेज़ में शामिल है।
तकनीकी सहायता के माध्यम से उपलब्ध है webसाइट पर: www.microchip.com/support

माइक्रोचिप डिवाइस कोड सुरक्षा सुविधा

टिप्पणी माइक्रोचिप उत्पादों पर कोड सुरक्षा सुविधा का विवरण नीचे दिया गया है।

माइक्रोचिप उत्पाद उनके विशेष माइक्रोचिप डेटा शीट में निहित विनिर्देशों को पूरा करते हैं।
माइक्रोचिप का मानना है कि उसके उत्पादों का परिवार सुरक्षित है, जब उनका उपयोग इच्छित तरीके से, परिचालन विनिर्देशों के भीतर और सामान्य परिस्थितियों में किया जाए।
माइक्रोचिप अपने बौद्धिक संपदा अधिकारों को महत्व देता है और आक्रामक रूप से उनकी रक्षा करता है। माइक्रोचिप उत्पादों की कोड सुरक्षा सुविधाओं का उल्लंघन करने का प्रयास सख्त वर्जित है और डिजिटल मिलेनियम कॉपीराइट अधिनियम का उल्लंघन हो सकता है।

न तो माइक्रोचिप और न ही कोई अन्य सेमीकंडक्टर निर्माता अपने कोड की सुरक्षा की गारंटी दे सकता है। कोड सुरक्षा का मतलब यह नहीं है कि हम उत्पाद के "अटूट" होने की गारंटी दे रहे हैं।
कोड संरक्षण लगातार विकसित हो रहा है। माइक्रोचिप हमारे उत्पादों की कोड सुरक्षा सुविधाओं में लगातार सुधार करने के लिए प्रतिबद्ध है।

कानूनी नोटिस

इस प्रकाशन और यहां दी गई जानकारी का उपयोग केवल माइक्रोचिप उत्पादों के साथ किया जा सकता है, जिसमें आपके एप्लिकेशन के साथ माइक्रोचिप उत्पादों को डिजाइन, परीक्षण और एकीकृत करना शामिल है। इस जानकारी का किसी अन्य तरीके से उपयोग इन शर्तों का उल्लंघन करता है। डिवाइस एप्लिकेशन से संबंधित जानकारी केवल आपकी सुविधा के लिए प्रदान की जाती है और इसे अपडेट द्वारा प्रतिस्थापित किया जा सकता है। यह सुनिश्चित करना आपकी ज़िम्मेदारी है कि आपका एप्लिकेशन आपके विनिर्देशों को पूरा करता है। अतिरिक्त सहायता के लिए अपने स्थानीय माइक्रोचिप बिक्री कार्यालय से संपर्क करें या, यहां अतिरिक्त सहायता प्राप्त करें www.microchip.com/en-us/support/design-help/client-support-services.

यह जानकारी माइक्रोचिप द्वारा “जैसी है वैसी ही” प्रदान की गई है। माइक्रोचिप इस जानकारी से संबंधित किसी भी प्रकार का कोई प्रतिनिधित्व या वारंटी नहीं देता है, चाहे वह व्यक्त हो या निहित, लिखित या मौखिक, वैधानिक या अन्यथा, जिसमें गैर-उल्लंघन, व्यापारिकता और किसी विशेष उद्देश्य के लिए उपयुक्तता की निहित वारंटी या इसकी स्थिति, गुणवत्ता या प्रदर्शन से संबंधित वारंटी शामिल हैं, लेकिन इन्हीं तक सीमित नहीं हैं।
किसी भी स्थिति में माइक्रोचिप किसी भी प्रकार के अप्रत्यक्ष, विशेष, दंडात्मक, आकस्मिक या परिणामी नुकसान, क्षति, लागत या व्यय के लिए उत्तरदायी नहीं होगी, चाहे वह किसी भी कारण से हुई हो, भले ही माइक्रोचिप को इस संभावना के बारे में सूचित किया गया हो या नुकसान का पूर्वानुमान लगाया जा सकता हो। कानून द्वारा अनुमत अधिकतम सीमा तक, सूचना या इसके उपयोग से संबंधित किसी भी तरह के सभी दावों पर माइक्रोचिप की कुल देयता, यदि कोई हो, तो उस शुल्क की संख्या से अधिक नहीं होगी, जिसे आपने सूचना के लिए माइक्रोचिप को सीधे भुगतान किया है।
जीवन रक्षक और/या सुरक्षा अनुप्रयोगों में माइक्रोचिप उपकरणों का उपयोग पूरी तरह से खरीदार के जोखिम पर है, और खरीदार ऐसे उपयोग से होने वाले किसी भी नुकसान, दावे, मुकदमे या व्यय से माइक्रोचिप को बचाने, क्षतिपूर्ति करने और हानिरहित रखने के लिए सहमत है। जब तक अन्यथा न कहा जाए, किसी भी माइक्रोचिप बौद्धिक संपदा अधिकारों के तहत कोई लाइसेंस, निहित रूप से या अन्यथा, नहीं दिया जाता है।

ट्रेडमार्क

माइक्रोचिप नाम और लोगो, माइक्रोचिप लोगो, एडेप्टेक, एवीआर, एवीआर लोगो, एवीआर फ्रीक्स, बेसटाइम, बिटक्लाउड, क्रिप्टो मेमोरी, क्रिप्टोआरएफ, डीएसपीआईसी, फ्लेक्सपीडब्ल्यूआर, हेल्डो, आईग्लू, ज्यूकब्लॉक्स, कीलोक, क्लेर, लैनचेक, लिंकएमडी, मैक्स स्टाइलस, मैक्स टच, मीडियाएलबी, मेगाएवीआर, माइक्रोसेमी, माइक्रोसेमी लोगो, मोस्ट, मोस्ट लोगो, एमपीएलएबी, ऑप्टोलाइजर, पीआईसी, पिकोपावर, पिकस्टार्ट, पीआईसी32 लोगो, पोलरफायर, प्रोचिप डिजाइनर, क्यूटच, एसएएम-बीए, सेनजेन्यूटी, स्पाईएनआईसी, एसएसटी, एसएसटी लोगो, सुपरफ्लैश, सिमेट्रिककॉम , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, और XMEGA USA और अन्य देशों में शामिल माइक्रोचिप टेक्नोलॉजी के पंजीकृत ट्रेडमार्क हैं।
एजाइलस्विच, क्लॉकवर्क्स, द एंबेडेड कंट्रोल सॉल्यूशंस कंपनी, ईथरसिंक, फ्लैशटेक, हाइपर स्पीड कंट्रोल, हाइपरलाइट लोड, लिबरो, मोटर बेंच, एमटच, पॉवरमाइट 3, प्रिसिजन एज, प्रोएएसआईसी, प्रोएएसआईसी प्लस, प्रोएएसआईसी प्लस लोगो, क्वाइट-वायर, स्मार्टफ्यूजन, सिंकवर्ल्ड , टाइमसीज़ियम, टाइमहब, टाइमपिक्ट्रा, टाइमप्रोवाइडर और जेडएल संयुक्त राज्य अमेरिका में माइक्रोचिप टेक्नोलॉजी इनकॉर्पोरेटेड के पंजीकृत ट्रेडमार्क हैं।
आसन्न कुंजी दमन, एकेएस, एनालॉग-फॉर-द-डिजिटल आयु, कोई भी कैपेसिटर, AnyIn, AnyOut, संवर्धित स्विचिंग, ब्लूस्काई, बॉडीकॉम, क्लॉकस्टूडियो, कोडगार्ड, क्रिप्टो प्रमाणीकरण, क्रिप्टोऑटोमोटिव, क्रिप्टोकंपैनियन, क्रिप्टोकंट्रोलर, dsPICDEM, dsPICDEM.net, डायनामिक औसत मिलान , DAM, ECAN, एस्प्रेसो T1S, ईथरग्रीन, आईओपन, ग्रिडटाइम, आइडियलब्रिज, IGaT, इन-सर्किट सीरियल प्रोग्रामिंग, ICSP, INICnet, इंटेलिजेंट पैरेललिंग, IntelliMOS, इंटर-चिप कनेक्टिविटी, जिटरब्लॉकर, नॉब-ऑन-डिस्प्ले, मार्जिनलिंक, मैक्सक्रिप्टो, अधिकतमView, झिल्ली, मिंडी, मिवि, एमपीएएसएम, एमपीएफ, एमपीएलएबी प्रमाणित लोगो, एमपीएलआईबी, एमपीलिंक, एमएसआईसी, मल्टीट्रैक, नेटडिटैच, सर्वज्ञ कोड जनरेशन, पीआईसीडीईएम, पीआईसीडीईएम.नेट, पिकिट, पिकटेल, पावर एमओएस IV, पावर एमओएस 7, पावरस्मार्ट, प्योरसिलिकॉन, क्यूमैट्रिक्स, रियल आइसीई, रिपल ब्लॉकर, आरटीएक्स, आरटीजी4, सैम-आइस, सीरियल क्वाड आई/ओ,

सरल मानचित्र, सिम्पलीपीएचवाई, स्मार्टबफर, स्मार्टएचएलएस, स्मार्ट-आईएस, स्टोरक्लैड, एसक्यूआई, सुपरस्विचर, सुपरस्विचर II, स्विचटेक, सिंक्रोपीएचवाई, टोटल एंड्योरेंस, ट्रस्टेड टाइम, टीएसएचएआरसी, ट्यूरिंग, यूएसबीचेक, वैरीसेंस, वेक्टरब्लॉक्स, वेरिपीएचवाई, Viewस्पैन, वाइपरलॉक,
एक्सप्रेसकनेक्ट और ज़ेना संयुक्त राज्य अमेरिका और अन्य देशों में माइक्रोचिप टेक्नोलॉजी इंकॉर्पोरेटेड के ट्रेडमार्क हैं।
एसक्यूटीपी अमेरिका में माइक्रोचिप टेक्नोलॉजी इनकॉर्पोरेटेड का एक सेवा चिह्न है

एडाप्टेक लोगो, फ़्रीक्वेंसी ऑन डिमांड, सिलिकॉन स्टोरेज टेक्नोलॉजी और सिम्मकॉम अन्य देशों में माइक्रोचिप टेक्नोलॉजी इंक के पंजीकृत ट्रेडमार्क हैं।
गेस्टिक (GestIC) माइक्रोचिप टेक्नोलॉजी जर्मनी II GmbH & Co. KG का पंजीकृत ट्रेडमार्क है, जो अन्य देशों में माइक्रोचिप टेक्नोलॉजी इंक की सहायक कंपनी है।
यहां उल्लिखित अन्य सभी ट्रेडमार्क उनकी संबंधित कंपनियों की संपत्ति हैं।

© 2024, माइक्रोचिप टेक्नोलॉजी इनकॉर्पोरेटेड और इसकी सहायक कंपनियां। सर्वाधिकार सुरक्षित।
आईएसबीएन: 9781668339879

गुणवत्ता प्रबंधन प्रणाली

माइक्रोचिप की गुणवत्ता प्रबंधन प्रणालियों के बारे में जानकारी के लिए कृपया देखें www.microchip.com/quality.

दुनिया भर में बिक्री और सेवा

अमेरिका की

एशिया/प्रशांत

यूरोप

निगमित कार्यालय

2355 वेस्ट चांडलर ब्लाव्ड। चांडलर, एजेड 85224-6199

दूरभाष: 480-792-7200

फैक्स: 480-792-7277

तकनीकी समर्थन: www.microchip.com/support Web पता: www.माइक्रोचिप.कॉम

अटलांटा

डुलुथ, जीए

दूरभाष: 678-957-9614

फैक्स: 678-957-1455

ऑस्टिन, टेक्सास

दूरभाष: 512-257-3370

बोस्टान वेस्टबरो, एमए दूरभाष: 774-760-0087

फैक्स: 774-760-0088

शिकागो

इटास्का, आईएल

दूरभाष: 630-285-0071

फैक्स: 630-285-0075

डलास

एडिसन, TX

दूरभाष: 972-818-7423

फैक्स: 972-818-2924

डेट्रायट

नोवी, एमआई

दूरभाष: 248-848-4000

ह्यूस्टन, TX

दूरभाष: 281-894-5983

इंडियानापोलिस नोबल्सविले, आईएन दूरभाष: 317-773-8323

फैक्स: 317-773-5453

दूरभाष: 317-536-2380

लॉस एंजिल्स मिशन विएजो, सीए दूरभाष: 949-462-9523

फैक्स: 949-462-9608

दूरभाष: 951-273-7800

रैले, NC

दूरभाष: 919-844-7510

नया यॉर्क, NY

दूरभाष: 631-435-6000

सैन जोस, CA

दूरभाष: 408-735-9110

दूरभाष: 408-436-4270

कनाडा – टोरंटो

दूरभाष: 905-695-1980

फैक्स: 905-695-2078

ऑस्ट्रेलिया – सिडनी

टेलीफ़ोन: 61-2-9868-6733

चीन – बीजिंग

टेलीफ़ोन: 86-10-8569-7000

चीन - चेंगदू

टेलीफ़ोन: 86-28-8665-5511

चीन – चोंग्किंग

टेलीफ़ोन: 86-23-8980-9588

चीन - डोंगगुआन

टेलीफ़ोन: 86-769-8702-9880

चीन – गुआंगज़ौ

टेलीफ़ोन: 86-20-8755-8029

चीन - हांग्जो

टेलीफ़ोन: 86-571-8792-8115

चीन – हांग काँग एसएआर

टेलीफ़ोन: 852-2943-5100

चीन - नानजिंग

टेलीफ़ोन: 86-25-8473-2460

चीन - क़िंगदाओ

टेलीफ़ोन: 86-532-8502-7355

चीन – शंघाई

टेलीफ़ोन: 86-21-3326-8000

चीन - शेनयांग

टेलीफ़ोन: 86-24-2334-2829

चीन - शेन्ज़ेन

टेलीफ़ोन: 86-755-8864-2200

चीन - सूज़ौ

टेलीफ़ोन: 86-186-6233-1526

चीन - वुहान

टेलीफ़ोन: 86-27-5980-5300

चीन - जियान

टेलीफ़ोन: 86-29-8833-7252

चीन - ज़ियामेन

टेलीफ़ोन: 86-592-2388138

चीन - झुहाई

टेलीफ़ोन: 86-756-3210040

भारत – बैंगलोर

टेलीफ़ोन: 91-80-3090-4444

भारत - नई दिल्ली

टेलीफ़ोन: 91-11-4160-8631

भारत – पुणे

टेलीफ़ोन: 91-20-4121-0141

जापान – ओसाका

टेलीफ़ोन: 81-6-6152-7160

जापान – टोक्यो

दूरभाष: 81-3-6880- 3770

कोरिया - डेगू

टेलीफ़ोन: 82-53-744-4301

कोरिया - सियोल

टेलीफ़ोन: 82-2-554-7200

मलेशिया – कुआला लंपुर

टेलीफ़ोन: 60-3-7651-7906

मलेशिया - पिनांगू

टेलीफ़ोन: 60-4-227-8870

फिलिपींस – मनीला

टेलीफ़ोन: 63-2-634-9065

सिंगापुर

टेलीफ़ोन: 65-6334-8870

ताइवान - सीन चुउ

टेलीफ़ोन: 886-3-577-8366

ताइवान — काऊशुंग

टेलीफ़ोन: 886-7-213-7830

ताइवान — ताइपे

टेलीफ़ोन: 886-2-2508-8600

थाईलैंड – बैंकॉक

टेलीफ़ोन: 66-2-694-1351

वियतनाम - हो ची मिन्हो

टेलीफ़ोन: 84-28-5448-2100

ऑस्ट्रिया – वेल्स

टेलीफ़ोन: 43-7242-2244-39

फैक्स: 43-7242-2244-393

डेनमार्क – कोपेनहेगन

टेलीफ़ोन: 45-4485-5910

फैक्स: 45-4485-2829

फिनलैंड – एस्पो

टेलीफ़ोन: 358-9-4520-820

फ़्रांस – पेरिस

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

जर्मनी – Garching

टेलीफ़ोन: 49-8931-9700

जर्मनी – हाँ

टेलीफ़ोन: 49-2129-3766400

जर्मनी – हेल्ब्रॉन

टेलीफ़ोन: 49-7131-72400

जर्मनी – कार्लज़ूए

टेलीफ़ोन: 49-721-625370

जर्मनी – म्यूनिख

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

जर्मनी – रोसेनहेम

टेलीफ़ोन: 49-8031-354-560

इजराइल – राआनाना

टेलीफ़ोन: 972-9-744-7705

इटली - मिलानो

टेलीफ़ोन: 39-0331-742611

फैक्स: 39-0331-466781

इटली - Padova

टेलीफ़ोन: 39-049-7625286

नीदरलैंड्स - ड्रुनने

टेलीफ़ोन: 31-416-690399

फैक्स: 31-416-690340

नॉर्वे – ट्रॉनहैम

टेलीफ़ोन: 47-72884388

पोलैंड – वारसॉ

टेलीफ़ोन: 48-22-3325737

रोमानिया – बुकुरेस्टी

Tel: 40-21-407-87-50

स्पेन - मैड्रिड

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

स्वीडन – गोथेनबर्ग

Tel: 46-31-704-60-40

स्वीडन – स्टॉकहोम

टेलीफ़ोन: 46-8-5090-4654

यूके - वोकिंगहैम

टेलीफ़ोन: 44-118-921-5800

फैक्स: 44-118-921-5820

दस्तावेज़ / संसाधन

माइक्रोचिप v2.3 जनरेशन 2 डिवाइस नियंत्रक [पीडीएफ] उपयोगकर्ता गाइड
v2.3, v2.2, v2.3 जनरेशन 2 डिवाइस कंट्रोलर, v2.3, जनरेशन 2 डिवाइस कंट्रोलर, डिवाइस कंट्रोलर, कंट्रोलर

संदर्भ

उपयोगकर्ता पुस्तिका

माइक्रोचिप v2.3 जनरेशन 2 डिवाइस नियंत्रक

परिचय

विशेषताएँ

कार्यात्मक विवरण

CoreRxIODBitAlign पैरामीटर और इंटरफ़ेस सिग्नल

लिबरो डिज़ाइन सूट में CoreRxIODBitAlign को लागू करना

समय आरेख

अतिरिक्त संदर्भ

हल किए गए मुद्दे

डिवाइस का उपयोग और प्रदर्शन

संशोधन इतिहास

माइक्रोचिप सूचना

कानूनी नोटिस

दुनिया भर में बिक्री और सेवा

दस्तावेज़ / संसाधन

संदर्भ

एक टिप्पणी छोड़ें

उत्तर रद्द